一种用于便携式射频识别阅读器的CMOS功率放大器

针对一种特定的射频识别技术的通讯协议(ISO1800-6B),提出了一种应用于射频识别读写器中的发射机前端结构,以实现发射信号的OOK调制.采用0.18μm CMOS工艺实现的这种高效率、高度集成的无线发射机前端由射频信号调制器、E类功率放大器以及相应的逻辑控制单元组成,其中的功率放大器的小信号增益约为23dB,其1dB压缩点输出功率为17.6dBm,最大输出功率为19.0dBm,而最大功率增加效率为35.4%.整个发射机的输出信号满足相应协议的特定要求,可以实现不同调制深度(18%和100%)的射频信号输出.     

一种OOK/FSK调制模式的射频发射机电路设计

设计了一种具有OOK/FSK两种调制模式的射频发射机前端电路。它由一个频率综合器芯片和一个功率放大器芯片组成。发射机电路采用SMIC 0.18 μm CMOS工艺设计。测试结果表明,发射机最大输出功率为－0.31 dBm,PLL的相位噪声为－118.79 dBc/Hz@1 MHz。该发射机可以实现OOK/FSK两种调制方式,在OOK模式下,数据率达到10 Mb/s。整个电路采用1.8 V供电,功耗为43 mW。     

应用于IEEE 802.11b无线局域网系统的2.4GHzCMOS单片收发机射频前端

实现了一个应用于IEEE 802.11b无线局域网系统的2.4GHz CMOS单片收发机射频前端,它的接收机和发射机都采用了性能优良的超外差结构.该射频前端由五个模块组成:低噪声放大器、下变频器、上变频器、末前级和LO缓冲器.除了下变频器的输出采用了开漏级输出外,各模块的输入、输出端都在片匹配到50Ω.该射频前端已经采用0.18μm CMOS工艺实现.当低噪声放大器和下变频器直接级联时,测量到的噪声系数约为5.2dB,功率增益为12.5dB,输入1dB压缩点约为-18dBm,输入三阶交调点约为-7dBm.当上变频器和末前级直接级联时,测量到的噪声系数约为12.4dB,功率增益约为23.8dB,输出1dB压缩点约为1.5dBm,输出三阶交调点约为16dBm.接收机射频前端和发射机射频前端都采用1.8V电源,消耗的电流分别为13.6和27.6mA.     

一种符合多种协议要求的UHF RFID阅读器发射机

采用0.18 μm SiGe BiCMOS工艺,设计了一种符合多种协议要求的UHF RFID阅读器发射机。该电路包含电平移位电路(DCS)、I/Q正交上混频器、全集成功率放大器。通过DCS控制混频器跨导管的偏置,实现SSB-ASK、PR-ASK和DSB-ASK三种调制,并在不同基带信号强度下实现30%~100%可变调制深度的DSB-ASK调制。仿真结果表明,在转换增益为－4 dB时,上混频器的输出1 dB压缩点(OP1dB)为7.11 dBm,工作在AB类的功率放大器的OP1dB为26.64 dBm,发射机输入DSB-ASK信号的trai为25 μs。输出频谱满足三种协议要求。     

基于包络检测的射频功率放大器平均效率提高技术

提出了一种基于包络检测的射频功率放大器平均效率提高技术。该技术通过片上集成的包络检测器检测输入信号强度,通过动态配置功率放大管的尺寸,并调节输出阻抗匹配网络优化负载阻抗,提高功率放大器在低输出功率下的效率,达到提高功率放大器平均效率的目的。电路采用0.18 μm CMOS工艺实现,后仿真结果表明,在高输出功率模式下,该射频功率放大器的输出1 dB压缩点为18.05 dBm,PAE为30.2%;在两档低输出功率模式下的输出1 dB压缩点分别为14.9 dBm和11 dBm,PAE分别为24.11%和17.1%。     

面向脉冲调制器的S波段高效线性MMIC功率放大器

针对脉冲调制全数字发射机中高速数字信号难以高效驱动射频功率放大器的问题,提出了一种高效线性MMIC功率放大器设计方法。采用连续F类功率放大器提高数字发射机系统的效率,采用三阶互调抵消改善临近饱和线性度。基于南京电子器件研究所GaAs pHEMT工艺,研制了一款S波段高效率线性功率放大器进行验证。测试结果表明,在3.4～4.0 GHz频段内,当输入功率为-10 dBm时,输出功率为26.2～26.7 dBm,功率附加效率为53.3%～60.7%,功率增益为36.2～36.7 dB。在3.7 GHz频点,输出功率为24.5 dBm,三阶互调失真小于-30 dBc;9 dB峰均比、40 MHz正交频分多路复用的64-QAM调制信号激励下,平均输出功率及对应的功率附加效率分别为20.5 dBm和28%,实现了-30 dBc的邻道功率比及5.5%的误差向量幅度。     

高线性度CMOS射频AB类功率放大器设计

CMOS射频AB类功率放大器广泛应用于单片集成无线芯片内.采用恒定最大电流的方法对其效率进行分析,采用归一化输入电压的方法对其线性度进行分析.利用AB类功率放大器系统增益的非线性与CMOS跨导非线性相互补偿,提高了CMOS射频AB类放大器的线性度.基于TSMC 0.18μm CMOS混合信号工艺,设计了一款两级射频AB类功率放大器.该射频功率放大器差动输入,单端输出,工作频段为804~940MHz,工作电压为3V.仿真指标为:增益为11dB,输出1dB压缩点为17.2dBm,OIP3为18.2dBm,附加效率为37%.     

一种915 MHz 0.18 μm CMOS增益可变的功率放大器

针对射频前端发射距离的不确定性,设计了一款基于0.18 μm CMOS工艺的增益可变功率放大器。该功率放大器的中心工作频率为915 MHz,工作在AB类,采用两级单端共源共栅结构。输入级采用类似开关功能的栅压,控制3个并联的共源共栅结构输出管的导通,得到增益和输出功率可变的功率放大器。仿真结果表明,在输入级1.8 V和输出级3.3 V的电源电压下,该功率放大器功率增益范围为9~25.8 dB,1 dB压缩点处的最大输出功率为21.47 dBm,最大功率附加效率为29.6%。该放大器的版图面积为(1.4×1.2) mm²。     

一款X波段高效率GaN负载调制平衡放大器MMIC

报道了一款采用0.25μm GaN HEMT工艺的X波段高效率负载调制平衡放大器芯片。该芯片由两个射频端口的90°Lange耦合器,一对平衡功率放大器和一个控制信号功率放大器组成。通过改变同频率处控制信号的幅度与相位去调制平衡功率放大器的阻抗。在连续波测试条件下,该负载调制平衡放大器芯片在8~11 GHz范围内,最大输出功率为42.5 dBm,饱和效率为45%~55%,当输出功率回退6 dB时,效率为40%~45%。     

Monolithic Power-Combining Techniques for Watt-Level Linear Power Amplifiers in 0.18 CMOS*

设计了三个输出功率为瓦级的线性CMOS功率放大器(PA),该PA主要应用于高速移动通讯。为了实现瓦级输出功率,两个工作频率为2.4 GHz 的PA采用片上并联合成变压器将多个功放级的输出电流信号相加,另一个工作频率为1.95 GHz的PA采用片上串联合成器将多个功放级的输出电压信号相加。同时在PA的设计过程中采用了如下线性度提高技术：有源偏置、二极管线性电路、多栅晶体管并联和谐波短路等。以上三款PA均采用TSMC 0.18 射频CMOS工艺进行设计并流片。根据测量结果,两个2.4 GHz PA的功率增益分别为33.2 dB、34.3 dB,最高输出功率分别为30.7 dBm、29.4 dBm,最高功率附加效率(PAE)分别为29%、31.3%。根据仿真结果,1.95GHz PA的功率增益、最高输出功率和最高PAE分别为：37.5dB、34.3 dBm和36.3%。     

三分技术,七分管理

“管理制度、管理策略”是“七分管理”的一种浓缩,也可称为精华所在,然而如何制定好的管理制度和管理策略来指导一个单位的内网管理呢?     

可将能源效率从50%提升至90%的Motion智能功率模块

在低功率家电市场中,用户目前都在选择高压无刷直流电机替代单相交流感应电机,因为前者具有高效率(从50%提升至90%)、低噪声和低振动,单位体积内具有更高的功率密度的优点.飞兆半导体公司(Fairchild Semiconductor)的智能功率模块(Motion-Smart Power Module;SPM)为小功率(100W以下)的直流无刷(BLDC)电机应用提供高度集成的解决方案.Motion-SPM能够将电机控制电路内置于BLDC组件中.     

钨铼5—钨铼26热电偶的多项式拟合

依据ＯｍｅｇａＥｎｇｉｎｅｅｒｉｎｇＨａｎｄｂｏｏｋ中的钨铼５－钨铼２６热电偶分度表和Ｓａｎｄ－ｓｔｒｏｍ＆Ｗｉｔｈｒｏｍ提供的钨铼５－钨铼２６热电偶在－２４０～０℃校正数据，对钨铼５－钨铼２６热电偶在－２４０～２３００℃进行了多项式拟合，偏差为±１℃。提供了热电势步长为０．１ｍＶＷ５％ＲｅｖｓＷ２６％Ｒｅ热电偶的分度表。     

% (23/13

ble rate of replacement gilts 43.3% (61/141); the positive detectable rate of sows 85.6%(107/125);the positive detectable rate of hogs 51.0% (49/96);and the total positive detectable rate reached 42.9% (240/559).Six 4～5 month old finished pigs which showed post weaning multisys     

20% efficient photovoltaic module

Describes the first 20% efficient flat-plate photovoltaic module ever reported. The 743-cm² module is based on large-area PERL silicon cells (passivated emitter rear locally diffused) of average unencapsulated efficiency of 21.3%, giving an independently confirmed module energy conversion efficiency of 20.6% under standard test conditions. The module also shows a very low temperature coefficient of performance increasing its performance advantage over standard silicon modules at increased temperature. Also reported is an independently confirmed efficiency of 21.6% for a 46 cm² cell of the type used in the module, the highest efficiency ever reported for a cell of this size     

RFID ASK100%、10%调制时钟产生电路设计

设计了一种时钟产生电路,该电路采用基于低功耗锁相环(PLL)的方法,用于产生13.56MHz ASK100%、10%调制射频卡所需要的时钟。针对射频识别(RFID)系统,锁相环采取了特殊的设计。本电路作为模块可应用于符合ISO/IEC15693、ISO/IEC18000-3标准的非接触IC卡中。通过Cadence spectre软件,使用0.35μm互补金属氧化物半导体(CMOS)工艺模型进行验证。仿真结果显示:电路采用3.3V电源供电时,100%调制载波幅度为0%时,总工作电流仅为17μA。