二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

9/7提升小波变换图像处理算法的高速FPGA实现

提升结构(Lifting Scheme)是一种新的双正交小波变换构造方法.这种方法使得计算复杂度大大降低,有效地减少了运行时间.介绍了基于FPGA的高速9/7提升小波变换的设计,提出采用多级流水线硬件结构实现一维离散小波变换(1-D DWT).该结构使系统吞吐量提高到原来的3倍,面积仅增加40%.在实现二维离散小波变换(2-D DWT)时采用基于行的结构,可以提高片内资源利用率和运行速度,满足小波变换实时性的要求.     

一种低存储需求的二维DWT VLSI结构设计方法

为了减少基于提升的二维离散小波变换(DWT)VLSI结构设计中的片内存储需求,采用了一种新颖的调度方法,通过读取少量数据进行行滤波操作,并实现和列滤波的并行处理,有效地减少了片内存储容量.此外,行滤波和列滤波变换内部结构采用流水线设计方法,加快了运算速度,提高了硬件资源利用率,减小了电路的规模,并且这种基于提升的9/7离散小波变换二维结构很方便兼容5/3滤波器.经过Verilog HDL仿真验证,结果表明,在50MHz系统时钟下,采用9/7滤波器经3级分解,每秒钟可处理21帧大小为1280×1024×8bit的灰白图像.     

低功耗并行的提升式5/3二维离散小波变换的VLSI架构

离散小波变换需要较大的运算量和运算空间,为了提高JPEG2000图像压缩速度,提出一种基于提升算法的二维离散5/3小波变换的VLSI架构,这种结构同时进行行变换和列变换。文章对于VLSI架构的五大模块(行小波变换运算模块、两个列小波变换模块、FIFO寄存组和系统整体控制模块)的硬件实现给出了相应的方案。在Quartus II 7.2的平台下对于设计的该系统的时序仿真测试结果表明,综合分析后系统最小组合逻辑时延为7.142ns,可达到的最高频率为140.02MHz。时序仿真测试中当系统工作频率为100MHz,数据吞吐率达到773.944Mbit/s。     

应用于JPEG2000的5/3提升小波的VLSI结构设计

提出一种基于提升算法（lifting scheme）实现JPEG2000编码系统中的二维离散小波变换（Discrete Wavelet Transform）的并行阵列式的VLSI结构设计方法.该结构由一个行处理器和一个列处理器组成,行、列处理器通过时分复用同时进行滤波,用优化的移位加操作替代乘法操作,采用嵌入式数据延拓算法处理边界延拓.整个结构采用流水线设计方法,减少了运算量,提高了硬件资源利用率,该结构可应用于JPEG2000图像编码芯片中.     

一种快速高效的二维一级小波变换的硬件实现

提出了一种针对9/7小波滤波器的二维一级小波变换的硬件平台,整体结构采用流水方式实现,数据分组输入,列变换采用多个小波变换单元,行变换模块为可重构硬件结构,行列变换之间不需要片上存储器。与已有结构相比,该结构可以通过更少的硬件资源消耗获得更高的处理速度。     

JPEG2000算法中基于有界输入有界输出(BIBO)增益控制的小波变换定点实现技术

该文提出一种在JPEG2000算法中兼容5/3小波变换和9/7小波变换高效硬件定点实现技术。所提出的技术使用9/7提升小波变换的有界输入有界输出(Bounded Input Bounded Output, BIBO)增益来确定小波变换中间值的存储位深,使用5/3提升小波变换的BIBO增益来确定9/7提升小波变换中量化参数的选择方式和量化的实现方式,最终使用同一存储空间来存放定点5/3提升小波变换和定点9/7提升小波变换系数。该文提出的技术不仅大大节省了JPEG2000算法中小波实现模块中的硬件存储资源和算法计算量,而且也节省了后续基于上下文的位平面算术编码模块和率失真优化截取模块的存储资源和算法计算量。     

提升小波高速分解的系统设计与实现

为了解决小波变换在图像实时处理系统中的瓶颈问题,提出了一种硬件实现9/7整形小波高速变换的方法。该方法使用新的小波变换结构和小波变换基,采用一种基于行列同时变换的多级同时变换方式,即进行多级同时变换,且每一级的行列变换也同时进行。使用现场可编程逻辑门阵列（FPGA,Field Programmable Gate Array）的IP核实现片内缓存,降低了设计的复杂度,实现了图像的高速分解。整个设计采用VHDL对算法完成建模和实现,综合和仿真结果表明,该系统占用的资源少,分解速度很快,实现了高速的图像数据流输出,可应用到图像压缩的很多领域。     

JPEG2000并行阵列式小波滤波器的VLSI结构设计

提出一种基于提升算法实现JPEG2000编码系统中的二维离散小波变换(Discrete Wavelet Transform)的并行阵列式的VLSI结构设计方法.利用该方法所得结构由两个行处理器,一个列处理器以及少量行缓存组成;行列处理器内部是由并行阵列式的处理单元组成;能使行和列滤波器同时进行滤波,用优化的移位加操作替代乘法操作.整个结构采用流水线的设计方法处理,在保证同样的精度下,大大减少了运算量和提高了硬件资源利用率,几乎达到100％,加快了变换速度,也减少了电路的规模.该结构对于N×N大小的图像,处理速度达到O(N²/2)个时钟周期.二维离散小波滤波器结构已经过FPGA验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编解码芯片中.     

一种高性能图像多级小波变换的硬件设计与实现

为满足基于小波变换的高速图像处理技术需求,本文在研究小波分析数理基础上,以Le Gall (5/3)小波为例,设计了一种结构简单、易于硬件高速实现的二维多级小波变换硬件架构。该设计抛弃了传统二维图像在二维多级小波变换时需要先将图像行变换和列变换分开处理,以及不同级变换需要分层处理思路。本文架构设计理念充分利用图像变换时像素的运算规则,在读取面阵图像二行数据后,就开始行与列,不同级小波变换的也是同时并行执行。此外在不同级小波变换中插入多级流水线,有效地提高了整个变换的时钟频率,整个变换采用VHDL语言在FPGA实现。仿真结果表明该设计思路正确,所得到变换结果与理论计算完全一致。     

双正交重叠变换的整数实现算法与图像压缩

本文利用提升原理,以二进制整数DCT为基础,提出了双正交重叠变换的整数实现算法,其计算只需要少量的移位和加法运算,因而软件实现和硬件实现都非常简单.实验结果表明,它是一种有效的图像压缩变换,压缩质量大大超过了运算量更多的近似二进制整数小波变换和DCT,与Daubechies 9/7小波也非常接近.     

Flipping structure: an efficient VLSI architecture for lifting-based discrete wavelet transform

In this paper, an efficient very large scale integration (VLSI) architecture, called flipping structure, is proposed for the lifting-based discrete wavelet transform. It can provide a variety of hardware implementations to improve and possibly minimize the critical path as well as the memory requirement of the lifting-based discrete wavelet transform by flipping conventional lifting structures. The precision issues are also analyzed. By case studies of the JPEG2000 default lossy (9,7) filter, an integer (9,7) filter, and the (6,10) filter, the efficiency of the proposed flipping structure is demonstrated.     

一种高性能9/7离散小波变换滤波器的硬件设计

基于提升格式的离散小波变换比传统的基于卷积的运算量少,易于VLSI实现。本文提出了一种基于提升格式,高效实时实现JPEG2000中9/7双正交离散小波变换滤波器的VLSI结构设计方法。该方法所设计的结构,在保证同样的精度下,减少了运算量,整体运算速度高,硬件花费少,存储需求低,硬件利用率达到100%。本文用Verilog HDL对系统进行硬件描述,并选用Xilinx公司的XCV50e-cs144-8器件在ISE4.1环境下实现了综合。     

Popular biorthogonal wavelet filters via a lifting scheme and its application in image compression

A technique using a lifting scheme is presented for constructing compactly supported wavelets whose coefficients are composed of free variables locating in an interval. An efficient approach-based wavelet for image compression is developed by selecting the coefficients of the 9-7 wavelet filter and associated lifting scheme. Furthermore, the rationalised coefficients wavelet filter that can be implemented with simple integer arithmetic is achieved and its characteristic is close to the well known original irrational coefficients 9-7 wavelet filters developed by A. Cohen et al. (Commun. Pure Appl. Maths., vol.45, no.1, p.485-560, 1992). To reduce the computational cost of image coding applications further, an acceleration technique is proposed for the lifting steps. Software and hardware simulations show that the new method has very low complexity, and simultaneously preserves the high quality of the compressed image.     

基于离散插值样条的提升小波变换

文中引入了一种对信号递归滤波的提升方法,该方法与通常的提升方法不同之处是使用IIR滤波器.探讨了空间域中基于离散插值样条的预测算子和更新算子的设计.提出的方法以插值为基础,只涉及信号的采样,不要求使用正交公式,更适合信号的处理.最后由数值仿真验证了该算法的性能,对于软阈值法小波系数去噪,提升小波变换T12同B9/7相比,前者略优于后者,提升方法的优点在于其设计上的灵活性和计算花费少.