首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   301篇
  免费   24篇
  国内免费   22篇
工业技术   347篇
  2023年   3篇
  2022年   1篇
  2021年   12篇
  2019年   4篇
  2018年   3篇
  2017年   7篇
  2016年   7篇
  2015年   10篇
  2014年   24篇
  2013年   12篇
  2012年   17篇
  2011年   20篇
  2010年   20篇
  2009年   23篇
  2008年   29篇
  2007年   25篇
  2006年   21篇
  2005年   14篇
  2004年   18篇
  2003年   10篇
  2002年   10篇
  2001年   6篇
  2000年   3篇
  1999年   6篇
  1998年   5篇
  1997年   6篇
  1996年   9篇
  1995年   5篇
  1994年   6篇
  1993年   3篇
  1992年   3篇
  1991年   2篇
  1990年   2篇
  1989年   1篇
排序方式: 共有347条查询结果,搜索用时 533 毫秒
1.
在超声波时差法检测溶液浓度系统中,时间参量的检测精度只能达到微秒级,从而影响系统精度,为了提高溶液浓度检测精度,提出了超声波相位差法检测溶液浓度.在建立超声波相位差法模型的基础上,以单片机MSP430F2272作为处理器,采用双超声波收发为检测装置,设计了一种超声波的溶液浓度测量系统,选用数字鉴相器AD9901检测超声波通过标准样液与待测溶液相位差对应,经转换由单片机计算得到溶液浓度.实验表明,系统误差小于1%,并且装置性能稳定,结构简单,符合预期设计要求.  相似文献   
2.
卢玮 《通讯世界》2016,(13):115-116
本文结合高周鉴相器的运行原理,对其在机型为TBH522的150kW短波发射机中的应用进行了分析,并且指出了发生故障的主要因素,需要在高周鉴相器应用维护的时候注意把握。  相似文献   
3.
二次雷达接收系统设计及幅相处理   总被引:1,自引:0,他引:1  
为了准确判定目标偏离天线轴的方向和消除旁瓣应答信息干扰,二次雷达接收系统采用了三路对数接收机单脉冲比幅体制,将带有目标信息的射频信号变换成对数视频送至应答处理,通过对和、差通道脉冲信号鉴相器处理,判定目标偏离天线轴的方向;运用对和、控制通道脉冲幅度比较的方法,产生接收旁瓣抑制信号以消除应答干扰。从实验和产品交付后的使用情况来看,接收机设计合理,幅相处理效果满足雷达整机的要求。  相似文献   
4.
介绍了一种适用于802.11a/b/g零中频接收机的超宽带分数频率综合器。文章详细推导了分数频率综合器相位噪声和杂散的数学模型,并给出了降低噪声和杂散的优化方法。实验结果表明,输出频率二分频后,在4.375GHz时积分噪声低于1度(1kHz 到100MHz);参考频率33-MHz处杂散低于-60dBc。芯片基于标准0.13微米RF CMOS工艺,电路工作电压1.2V,功耗39.6mW。  相似文献   
5.
时钟数据恢复(CDR)电路是高速数据传输系统的重要组成部分.文章介绍了一种半数字二阶时钟数据恢复电路的基本结构、工作原理和设计方法,并进行了仿真和验证,结果表明,电路能够满足系统设计要求.  相似文献   
6.
数字通信系统中,位定时同步是实现正常数字通信的必要条件.位定时同步方法有很多,其中早迟积分型位定时方法是应用最广泛的位定时方法之一.本文基于传统的早迟积分型位定时方法,通过改进早迟积分环的鉴相器,提出了一种改进的早迟积分型位定时方法.经Matlab仿真表明,在相同的环路滤波参数下,改进的早迟积分型位定时方法的环路收敛速度最优可以提高2倍.  相似文献   
7.
张坤  陈岚   《电子器件》2008,31(3):849-852
在高速时钟和数据恢复电路(CDR)中一般采用高数率比线性鉴相器(LPD)来降低鉴相器(PD)和压控振荡器(VCO)的工作频率.从电路结构的复杂度、芯片面积以及功耗三方面,对三种不同速率比LPD电路进行了分析比较;针对2.5 Gbit/sCDR电路的具体应用,分别设计了半数率比和1/4数率比LPD,均通过了功能仿真;最后比较仿真结果,在2.5 Gbit/s应用下,半数率比结构是合理的选择.电路设计采用TSMC 0.18 μm CMOS混合信号工艺,LPD电路均采用低电压高速电流模逻辑(CML)实现.  相似文献   
8.
胡永智  吴建辉   《电子器件》2008,31(2):525-528
设计了一种基于ECL结构的PFDCP.PFD电路采用传统构架,通过增加延迟单元的方法克服死区问题,延迟单元由ECL的逻辑门构成.PFD可以工作在0.15 MHz到2 MHz的输入频率范围之间.同时设计了一个高精度低失配的电荷泵,可以提供四种不同大小的电流.PFDCP设计和仿真采用JAZZ 0.35 μm的BICMOS SBC35工艺模型,电源电压5 V.电路仿真结果表明PFD的死区小于30 ps,CP的失配电流小于0.4%.  相似文献   
9.
鉴频鉴相器是电荷泵锁相环的一个重要模块,其鉴相范围、鉴相灵敏度、死区、速度等因素影响锁相环的性能.综合考虑以上因素,设计了一种三态鉴频鉴相器.该设计采用Chartered 0.35um CMOS工艺,使用Mentor公司的模拟电路仿真软件Eldo进行仿真.仿真结果表明鉴频鉴相器鉴相灵敏度好,速度快,鉴相死区仅为5ps,最大工作频率可达3GHz.该鉴频鉴相器结构简单,只用了18个管子,有效的节省了芯片面积.  相似文献   
10.
用简单的鉴频鉴相器结构实现了一个快锁定低抖动的锁相环.鉴频鉴相器仅仅由两个异或门组成,它可以同时获得低抖动和快锁定的性能.锁相环中的电压控制振荡器由四级环形振荡器来实现,每级单元电路工作在相同的频率,并提供45°的相移.芯片用0.18μm CMOS工艺来实现.PLL输出的中心频率为5GHz,在偏离中心频率500kHz处,测量的相位噪声为-102.6dBc/Hz.锁相环的捕获范围为280MHz,RMS抖动为2.06ps.电源电压为1.8V时,功耗仅为21.6mW(不包括输出缓冲).  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号