多电流路径抑制片上电感电流拥挤效应

从电磁理论出发解释了片上电感电流分配的原因,得出小横界面积金属的趋肤效应弱,大的金属线宽和相邻金属间距比的偶耦合临近效应小的结论.采用4层金属的0.35μm标准CMOS工艺制造片上电感,将差分电感的单电流路径,分成多电流路径并联,在保持了电感的电学对称性的前提下,抑制了电感的电流拥挤效应,电感的最大品质因数提高了40%,同时降低了其自谐振频率.     

基于FPGA的RFID数字接收机的设计

提出了一种全新的射频识别(RFID)数字接收机的实现方案。针对RFID系统实时性的要求，该设计采用简化的相关算法取代数字锁相环结构，快速准确地捕获频率范围在31.2kHz~780.8kHz内的突发信号，并实现接收数据解码。与采用过零检测方案的数字接收机相比，本设计具有更强的抗干扰能力。该数字接收机在Altera Stratix II EP2S60上验证通过，取得了良好的性能。     

应用于超高频阅读器的相关解调器设计

在分析RFID系统接收数据的特征的基础上,提出一种基于相关操作的数字解调器设计.该解调器可对低信噪比且具有较大频偏的接收数据完成频偏估计并进行解码.仿真结果显示,该解调器可对信噪比≥6dB、频偏＋/-22%之内的数据进行正确解调,FPGA测试结果表明,应用该解调电路后阅读器和标签的通讯距离可达4米以上.本文采用的设计思想亦可拓展到除RFID系统外其他低接收信噪比、大频偏信号的接收机设计中.     

基于分段查找表的高速FIR滤波器的设计实现

提出了一种基于分段查找表的高速FIR滤波器的实现结构,该结构可应用于任意阶数的高速FIR滤波器设计中。采用分段查找表代替传统的乘法器、在加法输出级中插入流水线,以提高滤波器的工作速度;同时,通过数据预处理和查找表复用技术,降低了硬件开销。该设计方法已应用于射频识别超高频阅读器接收端的低通滤波器设计中,性能经Altera Stratix II FPGA测试后,可得到最高工作频率为170.44 MHz,比传统结构的提高了96.44 MHz,且硬件资源消耗较少,约为传统结构的三分之一。     

超高频射频识别系统信号特征分析及应用

基于无源标签的超高频射频识别系统由于其上下行通信的不对称性,读写器和标签在基带分别采用PIE和FMO/Miller编码.通过分析和计算得到了其各自的功率谱特征,并依此确定了第一零点带宽与数据率的关系.同时,在读写器发射信号分别采用DSB-ASK、SSB-ASK及PR-ASK调制时,通过数值仿真得到了PIE编码数据在经过基带脉冲成形滤波器调制后的功率谱及相应的邻道功率抑制,并给出了在一定信道带宽条件下,优化的通信数据率选择方案.     

低压降CMOS稳压器的电源噪声抑制分析

通过对低压降CMOS稳压器工作原理的分析,给出了一种频域分析模型。基于此模型,对低压降稳压器的电源噪声抑制进行了分析和研究,得到了低压降稳压器在频域的传递函数;依据此传递函数,给出了改善电源噪声抑制的方法。此外,给出了几种有效提高电源噪声抑制的方法和电路。     

多电流路径抑制片上电感电流拥挤效应

从电磁理论出发解释了片上电感电流分配的原因,得出小横界面积金属的趋肤效应弱,大的金属线宽和相邻金属间距比的偶耦合临近效应小的结论.采用4层金属的0.35μm标准CMOS工艺制造片上电感,将差分电感的单电流路径,分成多电流路径并联,在保持了电感的电学对称性的前提下,抑制了电感的电流拥挤效应,电感的最大品质因数提高了40%,同时降低了其自谐振频率.