排序方式: 共有189条查询结果,搜索用时 31 毫秒
1.
采用7级子ADC流水线结构设计了一个8位80MS/s的低功耗模数转换电路。为减小整个ADC的芯片面积和功耗,改善其谐波失真和噪声特性,重点考虑了第一级子ADC中MDAC的设计,将整个ADC的采样保持电路集成在第一级子ADC的MDAC中,并且采用逐级缩放技术设计7级子ADC的电路结构,在版图设计中考虑每一级子ADC中的电容及放大器的对称性。采用0.18μm CMOS工艺,该ADC的信噪比(SNR)为53dB,有效位数(ENOB)为7.98位,该ADC的芯片面积只有0.56mm2,典型的功耗电流仅为22mA。整个ADC性能达到设计要求。 相似文献
2.
采用逐次逼近方式设计了一个12位的超低功耗模数转换电路。为减小整个ADC的芯片面积、功耗和误差,提高有效位数,对整个ADC的采样保持电路结构进行了精确的设计,重点考虑了其中的高精度比较器电路结构;对以上两个模块的版图设计进行了精细的布局。采用0.18μmCMOS工艺,该ADC的信噪比(SNR)为72dB,有效位数(ENOB)为11.7位,该ADC的芯片面积只有0.36mm2,典型的功耗仅为40μW,微分非线性误差DNL小到0.6LSB、积分非线性误差INL只有0.63LSB。整个ADC性能达到设计要求。 相似文献
3.
提出了一种用于逐次逼近模数转换器的高能效高线性度开关电容时序。相较于典型的基于VCM的开关原理,该开关时序可减少37%的开关能量,并具有更高的线性度。该开关时序已应用于1V,10位300kS/s的SAR ADC,并在0.18μm标准CMOS工艺下成功流片。测试结果表明,在1V电源电压下,此SAR ADC的SNDR为55.48dB,SFDR为66.98dB,功耗为2.13μW,品质因数到达14.66fJ/c-s。DNL和INL分别为0.52/-0.47 LSB和0.72/-0.79 LSB,并且与静态非线性模型一致,最大INL出现在 VFS/4处和3VFS/4处。 相似文献
4.
对逐次逼近A/D转换器的无源器件匹配性进行了研究.基于理论分析,明确了电荷再分配结构、电压等比例缩放结构以及混合结构等几种典型逐次逼近A/D转换器对无源器件网络匹配性的具体要求,并利用Matlab工具,通过建立逐次逼近A/D转换器无源器件匹配性高层次模型对理论分析结果进行了验证.在此基础上提出了一种基于单位电容缩放的新型电荷再分配结构,在不提高无源器件匹配性要求的前提下,利用单位电容取代原有缩放电容并增加一定的时序控制,有效地解决了传统电容缩放结构中缩放电容工艺实现困难以及对寄生电容敏感的问题,适合片上系统的嵌入式应用. 相似文献
5.
6.
A clock generator circuit for a high-speed high-resolution pipelined A/D converter is presented.The circuit is realized by a delay locked loop(DLL),and a new differential structure is used to improve the precision of the charge pump.Meanwhile,a dynamic logic phase detector and a three transistor NAND logic circuit are proposed to reduce the output jitter by improving the steepness of the clock transition.The proposed circuit,designed by SM1C 0.18μm 3.3 V CMOS technology,is used as a clock generator for a 14 bit 100 MS/s pipelined ADC.The simulation results have shown that the duty cycle ranged from 10%to 90%and can be adjusted.The average duty cycle error is less than 1%.The lock-time is only 13 clock cycles.The active area is 0.05 mm2 and power consumption is less than 15 mW. 相似文献
7.
基于高速电流舵数/模转换器动态性能的电流开关驱动器 总被引:1,自引:0,他引:1
基于电流开关驱动器对高速电流舵D/A转换器动态性能的影响因素分析,提出了结合驱动信号交叉点理论、同步锁存技术和低驱动信号摆幅的电流开关驱动器设计技术,并设计了新型的电流开关驱动器电路.基于TSMC 0.35μm CMOS工艺采用Hspice仿真工具,对电流开关驱动器进行仿真分析和应用验证.基于电流开关驱动器所实现的4位D/A转换器具有很低的输出伪信号,所实现的8位D/A转换器具有很高的无杂波动态范围,表明这种电流开关驱动器能保证高速D/A转换器的良好动态性能. 相似文献
8.
9.
FSK模拟解调集成电路的设计 总被引:1,自引:0,他引:1
基于CMOS开关电容技术和FSK过零检测解调技术,采用0.6μm的DPDMCMOS工艺,完成了一种FSK模拟解调集成电路的设计,并采用Cadence和Matlab工具进行仿真。结果表明该设计具有很好的解调灵敏度,达到-43dBm。 相似文献
10.