基于XML的信息物理融合系统组件建模与仿真

信息物理融合系统（CPS）涉及多种计算模型的集成和协同工作，针对CPS设计方法不统一、重塑性差、复杂度高、难以协同建模验证等问题，提出一种结构化、可描述行为的异元组件模型。首先，用统一组件建模方法进行建模，解决模型不开放问题；然后，用可扩展标记语言（XML）规范描述各类组件，解决不同计算模型描述语言不一致和不可扩展问题；最后，用多级开放组件模型的协同仿真验证方式进行仿真验证，解决验证的不可协同问题。通过通用组件建模方法、XML组件规范描述语言以及验证工具平台XModel对医用恒温箱进行了建模、描述和仿真。医用恒温箱的案例表明，这种模型驱动建立可重塑异元组件并确认其设计正确性的过程，支持信息物理协同设计和边构建边纠正，可避免在系统实现过程中发现问题时再进行反复修改。     

高效容错可逆的汉明码编码和检测电路

为了检验传输过程中数据的可靠性,设计了容错可逆的汉明码电路。提出了一种新型的可逆逻辑门（FVG）,它是一种四变量奇偶保持门能容错,并且完成了FVG门等价的量子实现。利用FVG 门和现有的容错可逆门,实现了汉明码编码电路和检测电路。以(7,4)汉明码设计为实例,根据量子代价和延迟对其进行性能评估,结果证明该电路比现有电路的性能提高10% ? 20%,仿真实验结果显示,电路逻辑结构正确,性能可靠。     

最大限度地利用内存资源解决应用软件内存不够的问题

本文分析了内存管理的原理，列出了应用程序常见的使用内存资源的方式，提供了极限使用内存资源的处理过程。     

如何解决应用软件内存不够的问题

分析了内存管理的原理,列出了应用程序常见的使用内存资源的方式,提供了极限使用内存资源的处理过程。     

AES算法中基于流水线的可逆S盒设计与实现

AES中S盒是一个非线性的字节代替变换,在AES算法中占有较大的比重,也是整个AES加解密硬件实现的关键模块.分析基于费马定理的正逆S盒算法原理及特点,使用Verilog HDL设计可逆S盒电路,通过FPGA实现正逆S盒运算.电路引入可装配的流水线结构,设计一种小规模、快速的可逆S盒运算电路,既可实现正S盒运算,又可实现逆S盒运算,加速S盒运算的过程,减小AES加解密电路的规模,对AES算法的硬件实现具有实际价值.     

逻辑无环流可逆调速系统数字仿真

本文对逻辑无环流可逆调速系统进行了数字仿真,并进行了物理试验。结果表明:二者基本一致。说明系统的仿真模型是切合实际的,为利用数字仿真来分析和设计逻辑无环流系统提供了依据。     

AES算法中的多项式模运算及其性能分析

随着计算机和通信技术的发展,用户对信息的安全存储与保密的需求越来越迫切。高级加密标准（AES）具有简洁、实现速度快、安全性高等优点,在计算机通信和信息系统安全领域有着最广泛的应用,AES算法的分析与研究也越来越受到人们的重视。AES算法中字节替代正逆变换、列混淆正逆变换和轮密钥扩展等多处使用有限域GF（28）上多项式模运算,多项式模运算是AES算法的重要数学基础。文中以列混淆正逆变换为例分析多项式模运算的理论问题及实现思路,对AES的理解和高效实现具有一定的借鉴意义。     

谈系统的启动配置

许多初学者和一些计算机用户，对系统启动过程中需要配置文件CONFIGSYS和AUTOEXEC．BAT知之甚少。以至虽然配置了高档的外设及内存，但由于配置不当，使得系统作用未能得到充分展现。还有部分同志由于不太了解AU．TOEXEC．BAT文件，参加全国计算机考试时连连丢分。以下是本人在长期教学和实际应用中，遇到的一些常见问题及其处理的点滴经验。现奉献给大家，只希望对你有所神益。一、CONFIG．SYS和AUTOEXEC．BATCONFIG.SYS是内含特殊命令的文本文件，这些命令按排了计算机硬件部分的功能结构，以便MS－D（石和应用…     

求解流水车间调度问题的混合粒子群算法

针对最小化流水车间调度总完工时间问题,提出了一种混合的粒子群优化算法(Hybrid Particle Swarm Algorithm,HPSA),采用启发式算法产生初始种群,将粒子群算法、遗传操作以及局部搜索策略有效地结合在一起。用Taillard’s基准程序随机产生大量实例,实验结果显示:HPSA通过对种群选取方法的改进和搜索范围的扩大提高了解的质量,在性能上均优于目前较有效的启发式算法和混合的禁忌搜索算法,产生最好解的平均百分比偏差和标准偏差均显著下降,最优解所占比例大幅度提高。     

一种容错可逆的通用移位寄存器设计

为了使计算系统具有低功耗和容错能力,基于可逆逻辑设计了一种容错的通用移位寄存器。提出了一种新型的容错可逆逻辑门(Parity-Preserving D Flip_flop Gate, PP_DFG),利用它和存在的容错门,完成了寄存器和多路数据选择器的设计。综合上述模块,构建了容错可逆的通用移位寄存器电路,用Verilog 硬件描述语言建模,仿真显示电路逻辑结构正确。同现有电路相比,根据量子代价、延迟和无用输出对其进行性能评估,结果表明该电路不仅具有容错功能,而且性能提高了16%~50%。设计的电路可作为一种重要的存储元件应用于未来的低功耗计算系统。