一种容错可逆的通用移位寄存器设计

为了使计算系统具有低功耗和容错能力,基于可逆逻辑设计了一种容错的通用移位寄存器。提出了一种新型的容错可逆逻辑门(Parity-Preserving D Flip_flop Gate, PP_DFG),利用它和存在的容错门,完成了寄存器和多路数据选择器的设计。综合上述模块,构建了容错可逆的通用移位寄存器电路,用Verilog 硬件描述语言建模,仿真显示电路逻辑结构正确。同现有电路相比,根据量子代价、延迟和无用输出对其进行性能评估,结果表明该电路不仅具有容错功能,而且性能提高了16%~50%。设计的电路可作为一种重要的存储元件应用于未来的低功耗计算系统。     

非可逆逻辑门的量子可逆实现研究

逻辑关系可用逻辑函数表示,量子逻辑关系是可逆的,引入和定义了量子逻辑函数;通过引入辅助量子位,增添量子输出信号的区分位,完成对非可逆逻辑门的改造,使非可逆逻辑门在量子电路中得到可逆实现,并研究了一些有用的非可逆逻辑门的改造方法,给出可实现的优化后的量子电路。     

一种基于复制码和汉明码的容错加法器

利用复制码(duplicated code)和汉明码(Hamming code)实现了一种新的容错加法器结构,对比之前提出的各种自检测(self-checking)加法器,该结构具有能在不需要重新计算的前提下,同时纠正出现在进位逻辑和求和逻辑上的软错误的特点.另一方面,该结构适用于各种利用基于行波进位的加法器结构,如旁路进位加法器、线性进位选择加法器和平方根进位选择加法器,并适合在汉明码校验的数据通路中工作.仿真结果表明,能有效地修正在进位逻辑上产生的多位软错误(soft error)和产生在求和逻辑上的单个软错误.     

基于改进遗传算法的量子可逆电路综合

针对可逆电路到量子电路的有效映射问题,提出了带禁忌表的大变异自适应遗传算法,用于量子可逆电路的综合.选取量子非门、控制非门、控制V门与控制V+门(NCV)构成量子门库,建立了量子电路计算模型.采用二进制串行编码方案,设计了适应度函数、进化算子及优化规则,实现了带禁忌表大变异自适应遗传算法的量子可逆电路综合,并用Revlib电路库进行了测试.结果表明该综合方法能同时得到多个功能解,且所生成电路的量子代价优于库中电路,验证了提出算法用于量子可逆电路综合的正确性和有效性.     

量子逻辑门中的编码量子位研究

本文提出在量子编码中用量子字节控制量子字节的设想,具体分析了字节被控编码法防止或纠正逻辑运算错误的量子线路,该编码既适用于量子逻辑门的防错和纠错,也适用于防止量子计算机存储单元的解相干。该编码法量子位使用效率为５０％,且防错和纠错过程简单明了,并有单个逻辑双态双轨技术提供实验基础,因此该方案实现的可能性大。     

一种通用的可逆比较器级联方法

可逆数值比较器是可逆计算机中诸多运算器中的重要组成部分。为了提升可逆比较器的通用性,进一步优化可逆比较器电路。分析了比较器的输入与输出的逻辑关系,提出并设计了一位可逆比较器(OBC)和一位可逆完全比较器(OBCC)。在此基础上将这两种器件进行级联,可以快速生成通用可逆比较器的级联电路.与相关文献对比,该级联方法有效的减少了常量输入和垃圾输出的同时,具有较低的量子代价,易于完成多位二进制数值在可逆电路中的比较。     

可逆逻辑门网络的表示与级联

 可逆计算是一个新兴的研究领域,可逆逻辑门网络的级联是可逆计算的重要内容.本文提出了一种可逆逻辑网络表示方法,给出了相应的可逆网络模型.为了构造可逆逻辑网络,给出了一种可逆逻辑门单元库的构造方法.证明了同一垂直线上两个不相交可逆逻辑门单元的输出值与此二逻辑门单元分布到相同平行线的两条相邻垂直线上的输出值之间的关系;给出了分布在相同平行线上奇数和偶数个相邻的相同可逆逻辑门单元输出结果的性质.提出了一种可逆网络输出向量的表示方法和基于可逆门编码的可逆网络级联方法,以此生成给定范围内的可逆网络.通过变进制数的方法快速找到可逆网络输出向量所对应的序号,降低了搜索次数,减小了搜索空间,为进一步综合大规模可逆网络,提高可逆网络级联效率提供了支持.Benchmark例题验证表明,该方法构造的可逆网络控制门数更少,代价更小.     

基于矩阵编码的量子可逆逻辑电路进化设计方法

 本文研究基于遗传算法的量子可逆逻辑电路综合技术,能实现可逆逻辑电路功能、量子门数、垃圾位数和量子代价的多目标优化设计.建立了量子可逆逻辑电路综合数学模型,采用了量子可逆逻辑电路矩阵编码方案,设计了量子可逆逻辑电路进化操作算子,给出了量子可逆逻辑电路多目标进化设计算法.以8位量子可逆乘法器为设计实例,实验结果证明了所提出的量子可逆逻辑电路多目标进化设计方法是正确有效的.     

基于编码压缩和加密的图像可逆信息隐藏算法

提出一种编码压缩和加密的图像可逆信息隐藏算 法。计算载体像素预测值与其像素值的差值, 对差值进行哈夫曼编码压缩,通过压缩数据和随机数据加密重构图像,得到载体数据。将哈 夫曼编码的码 表和秘密信息隐藏在载体数据中,实现信息隐藏。在载密数据中提取码表数据和秘密信息, 对加密压缩数 据进行解密,结合码表和预测方法恢复原始图像。实验结果表明,本文算法具有较大的隐藏 容量,不仅能 正确提取秘密信息,还能无损恢复原始图像。     

基于隐形传态的量子稳定子码容错编码门构造方法研究

量子容错编码门可有效减少量子态与环境噪声的耦合作用,是量子计算和量子通信的研究热点之一。文章基于隐形传态提出一种稳定子码的量子容错编码门的构造方法。量子隐形传态构造法是通过对隐形传递得到的编码态执行假想的编码门,然后将该假想门往前移,使得编码门构造的困难减小到仅容错制备一个特殊辅助态即可。以编码Hadamard门,编码相位门为例详述了该方法的实现过程,并通过数值分析验证了隐形传态构造法的正确性。最后,计算各编码门的构造开销,并与文献[16]中的编码门构造方法相比较,结果表明隐形传态法下,编码 门的物理量子门减少了60*n个,辅助块 和 各减少了5个;编码 门的物理量子门减少了16*n个,辅助块 减少了1个, 减少了2个。     

Novel designs for fault tolerant reversible binary coded decimal adders

Reversible logic circuits have received emerging attentions in recent years. Reversible logic is widely applied in some new technical fields, such as quantum computing, nanocomputing and optical computing and so on. In this paper, three fault tolerant gates are proposed, ZPL gate, ZQC gate and ZC gate. By using the proposed gates, fault tolerant quantum and reversible BCD adder and skip carry BCD adder are designed, which overcome the limitations of the existing methods. The proposed reversible BCD adders have also parity-preserving property. They are better than the existing counterparts, especially in the quantum cost. Proposed designs have been compared with existing designs with respect to the number of gates, number of garbage outputs and quantum cost.     

综合法研究量子可逆逻辑电路

摘 要：量子可逆逻辑电路优化与综合主要是研究在给定的量子门和量子电路的约束条件下,找到最小或较小的量子代价电路以实现所需电路逻辑功能。量子逻辑真值表综合法是量子电路可逆逻辑综合中最有效的方法之一,它包括正向综合、逆向综合和双向综合。本文推广和定义了横向汉明距离、纵向汉明距离和交叉汉明距离,使用广义汉明距离提出了一种量子电路优化与综合的新方法。研究表明,此方法使量子逻辑电路得到了更好的优化。     

量子全加器构造的探讨

本文探讨了由Toffoli门和受控非门等量子逻辑门构成低位输入、低位输出的量子全加器的电路,并分析了该种量子全加器的变换操作。通过比较推导出有多位输入、多位输出量子全加器的电路组合规律．     

用基本两位量子逻辑门实现N位量子逻辑门的研究

量子电路是实现量子态幺正演化的手段,一位和两位门是构成量子电路的基础。Barenco 用基本的两位量子逻辑门实现n位量子逻辑门功能,张登玉在Barenco的工作基础上对用基本的两位量子逻辑门实现n位量子逻辑门功能进行了改进。通过对Barenco方案和张登玉方案的分析和研究,提出了一个用基本的两位量子逻辑门实现n位量子逻辑门功能的新方案,该方案结构更简单,且所用的两位门更易于实现,同时指出和改正了张文的不太准确的结论。     

基于新型量子逻辑门库的最优NCV三量子电路快速综合算法

许多量子电路综合算法由于指数级时间与空间复杂度,只能用可逆逻辑门综合3量子逻辑电路,仅有少数算法实现用量子非门,控制非门,控制V门与控制V⁺门(NCV)综合3量子逻辑电路,主要方法是将电路综合问题简化为四值逻辑综合问题.本文提出用NCV门构造新型量子逻辑门库,该库与NCV门库在综合最优3量子逻辑电路上等价,因此又可将四值逻辑综合问题进一步简化为更易求解的二值逻辑综合问题,使用基于完备Hash函数的3量子电路快速综合算法,快速生成全部最优的3量子逻辑电路,以最小代价综合电路的平均速度是目前最好结果Maslov 2007的近127倍.     

基于最小混乱度的三值可逆逻辑综合算法

 三值可逆逻辑综合是可逆逻辑综合的延伸和扩展.为了简化可逆网络,提高三值可逆逻辑门的通用性,对现有三值可逆控制门控制位的生效值扩展为0、1和2.在此基础上提出了基于最小混乱度原则的三值可逆逻辑综合算法.该算法根据三值可逆函数计算其对应真值表中每个变量的相对混乱度和绝对混乱度,以最小混乱度原则选取三值可逆逻辑门,直至真值表中的每个变量的混乱度为零,得到三值可逆网络.该算法的时间复杂度为O(n²×3ⁿ),空间复杂度为O(n×3ⁿ).实验结果表明,与现有已知算法对比,平均门数更少.