排序方式： 共有16条查询结果，搜索用时 15 毫秒
1.
针对标准体硅在CMOS和PD SOI CMOS两种工艺下的nMOSFETs,研究了沟道长度和宽度缩减对热载流子效应的影响。实验结果表明,在两种工艺下,热载流子的退化均随着沟道长度的减小而增强;然而,宽度的减小对两种工艺热载流子退化的影响却截然不同：体硅工艺的热载流子退化随宽度的减小而增强,SOI工艺的热载流子退化随宽度的减小而减小。基于界面态对热载流子效应的影响深入分析了长度减小导致两种工艺下热载流子退化均加重的原因;同时基于边缘电场分布对热载流子效应的影响解释了宽度减小导致两种工艺下热载流子退化规律截然相反的现象。研究结果对于实际深亚微米工艺下,集成电路设计中器件工艺尺寸和版图结构的选择具有一定指导意义。 相似文献
2.
使用TCAD模拟工具分析了纳米工艺下阱接触面积对PMOS SET脉冲宽度的影响。结果表明,纳米工艺下,当存在脉冲窄化效应时,增加阱接触面积会导致SET脉冲变宽,这与传统的通过增加阱接触面积可抑制SET脉冲的观点正好相反。同时,还分析了不同入射粒子LET值以及晶体管间距条件对该现象的作用趋势。 相似文献
3.
4.
国防科学技术大学《VLSI设计》是微电子学与固体电子学专业研究生的核心专业基础课。对国内外相关课程设置和教学情况进行了综述,介绍了《VLSI设计》课程总体建设情况,从教学内容、教学方法、实验教学和考核方式四个方面对课程的教学改革进行了说明,最后对课程后续建设目标进行了展望。 相似文献
5.
6.
单电子晶体管由于其纳米级的器件尺寸和超低功耗等优点被广泛认为是当前最有应用前景的纳米电子器件之一,实现室温下的正常工作和器件结构的精确控制是其实用化的关键。室温单电子晶体管的主流制备方法为自顶向下工艺和自底向上工艺。自顶向下工艺便于器件集成,但纳米尺度下的制备工艺误差较大,室温单电子晶体管的性质难以稳定;自底向上工艺能够比较容易地制备出室温单电子晶体管,但同样有耦合结构误差较大的问题。在结合自顶向下工艺和自底向上工艺的基础上,引进纳米结构制备的新技术来提高工艺过程的可控性,是下一步室温单电子晶体管制备的研究重点。 相似文献
7.
本文研究了215～353 K温度范围内商用4M 0.15 μm薄膜晶体管结构SRAM单粒子翻转(SEU)截面随温度的变化。实验结果显示，在截面曲线饱和区，SEU截面基本不随温度变化；在截面曲线上升区，SEU截面随温度的升高而增加。使用Space Radiation 7.0软件研究了温度对其空间错误率预估的影响，模拟结果显示，SEU截面随温度的变化改变了SRAM SEU截面-LET值曲线形状，导致其LET阈值漂移，从而影响空间错误率预估结果 相似文献
8.
大规模在线开放课程MOOC作为一个新兴的教育模式,已经在世界范围内引起了一场教育革命。MOOC必将会对我国计算机课程的教学方法产生深远影响。深入分析了MOOC的产生和发展现状,阐述了MOOC的优势和不足,深入研究了MOOC对计算机课程教学的影响,并结合我国实际对未来计算机课程教学形式进行了初步探讨。 相似文献
9.
随着片上系统(SoC)技术的发展,芯片内各个模块交流频繁。异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐,但是异步电路设计复杂,数据的跨时钟域传输是亟需解决的问题。国际上目前最流行的方式是FIFO,但随着SoC复杂度的提升,一个系统上集成上百个模块,利用FIFO将会占用大量的资源,产生很大的功耗。通过分析异步传输的特点,提出一种使用指示信号来实现跨时钟域数据传输的方法,该方法与FIFO相比,在性能不减的情况下大大降低了功耗及其复杂度。利用Verilog对两个模块(CPU和FPGA)的跨时钟域数据传输进行设计仿真,通过Xilinx公司的Vivado硬件验证了其可行性。最后通过与FIFO方式的设计进行对比,说明该方法比FIFO具有更好的应用价值。 相似文献
10.
