面向三维忆阻阵列的状态逻辑计算

基于忆阻存储阵列的状态逻辑电路是打破“冯·诺依曼瓶颈”,实现存内计算的有效途径。然而，目前针对存内状态逻辑电路的研究多以二维忆阻存储阵列为基础平台，缺少对更复杂的三维忆阻存储阵列中状态逻辑实现的讨论。相比于平面二维阵列，三维忆阻存储阵列拥有更大的存储密度和更丰富的器件连接关系，能对状态逻辑门的构建提供更灵活的配型方法。因此，有必要对状态逻辑门在三维存储阵列中的配型和级联过程进行专门讨论。立足平面堆叠型三维忆阻存储阵列，从基本状态逻辑门的实现以及支持级联的综合映射方法2个方面对复杂状态逻辑计算过程实现进行研究。首先，分析并总结了平面堆叠型三维忆阻存储阵列中器件的连接关系，并据此得出实现两输入布尔逻辑的状态逻辑门配型要求。其次，提出一种复合状态逻辑门，通过将逻辑输入与逻辑输出共享同一个忆阻器，来一步实现复杂逻辑功能(例如，定义为ONOR),节省复杂状态逻辑计算过程的步骤与器件数目。最后，还给出了基于三维忆阻存储阵列中复杂状态逻辑计算实现的自动化综合映射方法。对LGsynth91基准的测试结果表明，与当前二维阵列中的最优映射结果相比，提出的基于三维忆阻存储阵列的综合映射方法实现了层间的逻辑计...     

基于漏区边界曲率分析的射频RESURF LDMOS耐压与导通电阻优化

分析了漏区边界曲率半径与射频RESURF LDMOS击穿电压的关系,指出漏区边界的弯曲对RESURF技术的效果具有强化作用.理论分析与模拟结果表明,满足RESURF条件时,提高漂移区掺杂浓度或掺杂深度的同时相应减小漏区边界的曲率半径,可以在维持击穿电压不变的前提下,明显降低导通电阻.     

2002年存储热点回顾

在移动存储逐步普及的同时,存储正迅速走向网络化,存储管理软件的重要性也在不断增加。2002年存储热点频出。     

基于CL9100／CL9110的MPEG—2解码系统的设计

利用ＭＰＥＧ－２标准压缩的动态图象具有高清晰度和高质量的视听效果，有着广泛的应用前景。本文描述了利用Ｃ－Ｃｕｂｅ的ＣＬ９１００／ＣＬ９１１０芯片组构成的ＭＰＥＧ－２解码系统，内容包括芯片功能介绍，解码系统结构及工作原理。     

容错磁盘阵列的性能模型

本文以排队论为工具，建立了容错磁盘阵列的Ｍ／Ｇ／１排队模型，并在此基础上分析了ＲＡＩＤ的平均响应时间，稳定数据传输率等重要性能指标；比较了同步和异步ＲＡＩＤ的性能差异，最后提出了以吞吐率作为衡量ＲＡＩＤ性能的综合指标，并给出了确定最大吞吐率的定量。     

RAID系统的设计与实现

容错盘阵列通过采用多盘并发操作和冗余技术，可显著改善Ｉ／Ｏ系统的数据传输率和可靠性。在本文中，我们描述了一个高性能ＲＡＩＤ系统的设计与实现。该ＲＡＩＤ系统基于标准接口（ＥＩＳＡ，总线和ＳＣＳＩ总线）和高效纠错码（Ｒｅｅｄ－Ｓｏｌｏｍｏｎ码），具有高性能、高可靠性和通用性强的特点。本文重点是所设计的ＲＡＩＤ控制器的逻辑结构、设计方法、以及ＲＡＩＤ系统的软件构成、性能评价。最后我们提出了进一步改进设计的努力方向。     

2002年存储热点回顾

热点一:移动存储逐步普及 以闪存和小尺寸硬盘为存储介质的移动存储器在2002年取得了极大地发展.数据交换的迫切要求推动了移动存储技术的发展.闪存、硬盘存储介质加USB、IEEE 1394可带电拔插接口的普及和实用化,为移动存储打下了基础.产品的通用性、可互操作性和价格的可接受程度,为移动存储打开了一片巨大的市场.可启动型闪存盘的出现使软盘的最后优势丧失,取而代之指日可待.     

66MHzPCI总线实现技术

本文介绍了66MHzPCI总线的特性，重点分析了66MHz与33MHzPCI总线的不同之处，总结了设计和实现66MHzPCI系统、器件以及插入卡的关键技术，论述了设计者必须遵循的电气规范。     

流处理器中支持非规格化浮点数的硬件实现

IEEE754标准规定了浮点非规格化数的处理,但这种数据类型计算非常复杂以至于很多设计采用软件而不是硬件的方式来处理非规格化数.软件方法会增加数据处理时间,在流处理器中,为了提高数据处理效率没有设置中断/自陷机制,不能采用软件方法来处理非规格化数据,为此,提出一种硬件识别和处理非规格化数的方法,在融合乘加部件架构基础上只增加少量额外的硬件代价,就可以对浮点非规格化数进行处理,这种方法大大提高了非规格化数据的处理速度.     

支持可变功耗的多通道串行链路管理机制

互连网络是并行计算机、存储系统和各种数据中心的重要组成部分.随着网络带宽和系统规模的增加,互连网络需要的功耗也随之提升,而且在全系统中所占比例已不容忽视.提出了一种高速串行链路管理机制,根据网络中数据流量的变化,动态调整链路中使用的通道数量.但是即使链路空闲也不会关闭该链路中的所有通道,因此在降低功耗时不会改变网络的连接关系和拓扑结构.实验结果表明,这种机制可以大大增加互连的灵活性,在提供高带宽的同时降低互连网络在空闲时的功耗,缺点是启动延迟会稍有增加.