高速双极只读存贮器的设计考虑

本文描述一种完全用双极工艺制造的高速集成电路只读存贮器的设计发展和性能。讨论两种电路结构。第一种是以1024×1存贮器机构为基础的,第二种是第一种加上可变存贮器格式,三状态输出电路和芯片具有启动功能构成的。列举性能参数证实在已验证的集成电路工艺范围内,只读存贮器(ROM)具备在芯片上全译码,输入输出与标准集成逻辑电路(IC)相适应,1024位存贮器达到小于50毫微秒(ns)的取数时间。     

兆位半导体存贮器系统的设计

引言 本文描述一台取数时间为250毫微秒、周期时间为400毫微秒的32,768字×36位的读/写存贮系统。 存贮系统的存贮阵列以MOS工艺为基础,接口电路以双极工艺为基础。按功能设计的带内部译码的存贮阵列芯片使外部连接数目减到最少,因而整个系统的可靠性大大提高。整个系统的平均功耗,包括全部外围电路的功耗,保持在大约每位0.4毫瓦。系统以包含102个微型组件的插件结构为基础,每个组件的最大功耗为600毫瓦。     

高性能单片存贮器

本文包括三篇译文: (1)“高性能单片存贮器”——介绍IBM360/85系统等应用的高速双极缓冲存贮器的系统考虑、逻辑型式以及外围电路和使用情况。 (2)“64位平面双扩散存贮器芯片”——介绍上述存贮器所用的双极存贮芯片、工艺结构,布线图形和器件性能。 (3)“一种新型高性能双极单片存贮单元”——介绍上述存贮器阵列单元的电路原理、工艺图形设计及性能参数。     

高性能LSI存贮器系统

已设计一种随机存取读/写存贮器系统,以满足高速存贮应用的多种需要。包括存贮器体系中的暂存存贮、控制存贮器和缓冲存贮器。基本产品是一种1024字×9位的存贮器卡片式扦件,取数时间为40nS,周期时间为80nS。它合并所有地址缓冲和译码、输出读放和输出互锁电路构成一个完整的功能存贮部件。特点包含每位6mW的低功耗,每平方英时200位     

高密度静态ESFI MOS记忆单元

去除触发器中的跨接和用二极管来选择单元,减小了静态MOS记忆单元的面积。这种单元具有互补晶体管、二极管和高额定值负载电阻,已用绝缘衬底上外延硅膜工艺(ESFI)实现;单元面积可以小到1500微米~2(2.4密耳~2),是到目前为止已知道的面积最小的静态MOS记忆单元。本文将讨论这种记忆单元的静态和动态特性,以及在大规模集成电路中的性能;为此目的,已在3.5×4.2毫米(140×170密耳)的面积上,做成了带有简单译码和读出电路的4096位的探索性存贮器。考虑所测量的数据,ESFI MOS存贮电路比动态MOS存贮器,在速度和功耗方面都显示出更好的性能,但其主要的优点是静态工作方式。     

金属氧化铝半导体晶体管只读存贮器

最近,由于信息量不断增加,对计算机的大容量化、高密度、高速化、低成本的要求越来越高。为此,除了使用写入和读出重复性几乎相同的暂存器外,还研制成了只读存贮器,其用途是把固定信息多次重复读出,目前这种存贮器颇受重视。只读存贮器的特点是,写入时间此读出的取数时间长,写入用的外围电路简单,所以其造价低,而且由于只读出,故可缩短运算时间。只读存贮器不仅可做为数字表     

一台20兆周不破坏读出薄膜存貯器

本文叙述一台磁薄膜存贮系统(字长48位,共256字),读取时间40毫微秒,不破坏读周期50毫微秒,写周期150毫微秒。给出了薄膜参数、系统结构和有关电路,并附有图片说明。采用不破坏读出方式来防止破坏读出薄膜存贮器恢复周期产生的恢复问题。80×60密尔的薄膜元件当读电流170毫安时能产生1/2毫伏读出信号。由于存贮体延迟约为8毫微秒,地址译码、读出放大和选通的时间允许为32毫微秒;这就要求一些独特的电路,包括一个隧道二极管译码矩阵和读写两用的单地址驱动器。     

CMOS集成电路及其应用

<正> 一、概述 1.CMOS电路——八十年代的集成电路在半导体集成电路发展过程中,MOS电路与双极型电路一直在激烈竞争而又相互促进。对于MOS电路来说,主要的薄弱环节在于速度,CMOS电路就是MOS与双极型竞争的一种必然产物。七十年代大规模集成电路发展过程中,NMOS工艺成了“优选工艺”。微处理器、随机存取存贮器和只读存贮器等等大都采用NMOS工艺。到了七十年代后期,在NMOS工艺的基础上,CMOS工艺逐步完善,因而在速度、集成度和微功耗方面不断地创造新的纪     

1973年国际电子器件会议摘讯

美国贝尔实验室研制的1024单元P 沟道MOS随机存储器(MOS RAM)(Electronics.Dec.18,1972,p.29)采用电子束工艺重新生产后,使整个存储线路,包括地址、译码、读出放大器在内,可以放在一块47×71密耳~2的芯片上。这个数据较目前的MOS RAM 的面积小四倍。这个单管单元RAM 的对准精度为1微米,也是MOS RAM 的一个新记录。取数时间为45毫微秒(未改进以前,芯片取数时间为150ns,译者注),单元尺寸是栅长为4微米,接触孔为2微米见方。象以前的芯片一样,新的芯片也采     

双极型64×32位集成电路存贮器模型

一、引言随着计算技术和集成电路技术的发展,要求提供一种存取周期性短,读写速度快,使用方便灵活的存贮体能与运算部件的工作相匹配,作为慢速大容量存贮器的缓冲。目前双极集成电路存贮器已被广泛采用。我们和半导体器件研制单位的同志们一起,以毛主席的实践论为武器,通过大量试     

微程序计算机高速存贮器三态逻辑

引言 微程序计算机设计者一直采用固态随机存取存贮器作为缓冲存贮器和用只读存贮器来存贮微指令和程序常数。由于TTL(晶体管-晶体管逻辑)集成电路速度快,经常选用这种电路。 TTL器件阵列通常通过与总线连接来简化数据传送结构并使系统组件化。为此,采用     

大容量半导体存贮器

本文对采用双极晶体管技术的集成电路存贮器与采用各种绝缘门场效应晶体管(IGFET)存贮器进行了比较。P沟道IGFET存贮单元与双极晶体管存取电路结合,似乎能提供所希望的一些特性。文章考虑了存贮机构、单片设计、封装及互连等问题。在半导体存贮器中,梁式引线密封结工艺比其它封装和互连工艺有更大的优越性。 作者考察了兆位计算机存贮器设计中的某些问题,着重考察了有关功耗,互连、可靠性、维修、造价等问题。最后对基于现有技术的兆位半导体存贮器可能具有的特性与磁芯存贮器,平面薄膜存贮器和磁环线存贮器的特性进行了比较。从这些调查研究中得出结论:半导体存贮器不管在小容量或在大容量存贮器应用中都大有前途。     

TTL中规模集成电话及其应用(第八讲)

<正> 二、只读存贮器(一)结构与参数1.结构因为双极型只读存贮器(ROM)的信息是预先写入的,一旦写入后,其内容就不能改变了,所以工作时只能读出信息。它不象随机存贮器那样,要用较复杂的双稳态电路作为存贮单元,而ROM可用熔丝、三极管、二极管等作为存贮元件。它是通过究竟是设置还是不设置存贮元件来表示存入的信息是“0”还是“1”的。这样,ROM的结构就要比RAM简单得多。其价格也比RAM要便宜。ROM一般采用多位结构     

超高速4K单元NMOS随机存储器(MB 8211)

MOS随机存储器(RAM)作为电子计算机主存储器而大量需要的情况下,近几年来在高速化和高集成化方面部取得了很显著的进展。在高速化方面1K单元/芯片的取数时间为50～100毫微秒,在高集成化方面4K单元/芯片的MOS RAM都已进入了商品化阶段, 现在已有10余家半导体公司出售或者发表了有关4K单元RAM,其中大多数的取数时间是在300～600毫微秒的中低速范围内,目前,主要重点是放在大容量和低价格方面。然而,看来象1K单元MOS存储器那样,4K单元存储器显然也逐渐地向高速化方面前进,作为     

64位平面双扩散单片存贮器芯片

本文将描述集成电路工艺在存贮器应用中的成功开拓。 两片相同的64位三维组织的单片硅存贮器芯片焊接点朝下安装在一块标准组件上,如图1所示构成高速不破坏读出缓冲存贮器。每个存贮芯片工作时功耗为112毫瓦,并给出差动集电极输出2毫安的“1”信号,相应的噪音信号可忽略。不破坏读“1”信号延迟为7毫     

微程序控制的主存自检系统

<正> 一、概述大规模集成电路存贮器的发展,给存贮器系统带来了巨大的影响,现在不论是计算机的主存,还是超高速缓存以及输入输出设备的缓存都逐渐地使用半导体存贮器,尤其是 MOS 半导体存贮器在主存领域里正在取代磁心存贮器而居于主流。因此不论是对电路的设计、制造者来说,还是对系统设计者来说,需要了解大规模集成电路(LSI)存贮器的可靠性是完全必要的。LSI 存聍器具有体积小、集成度高、速度快、可靠性高等特点,尤其是存取速度高是半导体存贮器区别于磁心存聍器的一个显著特点。     

读周期时间为20毫微秒磁膜存贮器的实验用字译码和驱动系统

本文叙述了一个具有150,000单元的20毫微秒不破坏读出的磁膜存贮器的字选择和字驱动方案的设计原理,且通过剖面性实验作了修改。字线的一头配匹,另一头由高速驱动电路驱动,这种电路与集成电路工艺相适配,驱动器和译码矩阵相连接。本文也描述了一个合适的译码矩阵线驱动器,它能提供不同幅度和宽度的脉冲,作为“读”和“写”用,“读”操作50兆周,“写”操作20兆周。对于64个输出的剖面性实验表明,这种系统具有实用性。与存贮器模型连接进行操作表明,存取时间为30毫微秒。     

三晶体管单元1024位500毫微秒MOS随机存取存储器

已经设计出一种作主存贮器用的半导体存贮阵列,对磁存贮工艺提出了强烈的经济竞争。本文提出的阵列是采用仅需4条互连引线的由三个最小几何尺寸MOS晶体管组成的新型高速动态存贮单元。单元集成为按512字×2位组织的带完整译码的1024位阵列。已经证明读周期或写周期为500毫微秒,存取时间为345毫微秒。在工作条件下,每位的平均功率损耗为200微瓦,每位的维持功率为30微瓦,每位的电池组功率为5微瓦。     

MOS集成电路分析程序

在大规模集成电路(LSI)设计中,电路模拟是很重要的,因为LSI电路,特别是MOS器件,不可能用分立元件来模拟。本文对于MOS器件提出一种新的算法,编了一套瞬态分析程序。这个程序(MICAP)只用于MOS电路,但是由于 MICAP 能够同时模拟许多 MOS 管,所以很适于 LSI 电路的模拟。例如,仅40KB的存储量就足够去分析含有500只MOS管的集成电路。     

交叉耦合电荷传递读出放大器

由于MOS集成电路有高集成度、低功耗和快速的特点,近年来有越来越多的计算机用MOS RAM作主存储器。目前的生产水平已达到每个芯片有4Kb存储单元和200毫微秒的存取周期。然而这种MOS RAM还不能满足计算机的要求,特别是在集成度上。要提高集成度,除改进工艺外就需要缩小存储单元的面积。所以在存储方案上,MOS RAM有一个向单管单元发展的趋势。制作单管存储单元RAM的困难在于存储信号经过存储点电容与读出线电容间重新分布电荷后,使信号变得非常小。因此,要求有一个非常灵敏的读出放大器才能检测出存储的信号。对于一个给定的读出线长(即每根位读出线