绝缘体上外延硅薄膜MOS工艺的五管存储单元

和一般互补MOS 工艺的六管存储单元相比较,五管存储单元所需要的面积大约只占百分之七十。目前已经研制出在绝缘体上外延硅薄膜(简称ESFI)的存储矩阵,这个矩阵的单元面积为5700微米~2(9密耳~2)。此外,还提出了一种读出电路和估计了2048单元存储器芯片的典型数据。     

4K MOS动态随机存储器

本文提出了一种4K 动态MOS 随机存储器(RAM)的方案,该方案采用每位三管的单元,其面积小于2密耳~2/位,采用n 沟道硅栅MOS 工艺。芯片只需要一个时钟脉冲,并且内部产生所需的多相时钟脉冲。所有的输入和输出与高电平的时钟脉冲不同,其电平与TTL 相配。     

单管单元MOS随机存储器的外围电路

采用单管和一个存储电容组成的MOS动态存储器的单元面积可以在2平方密耳以下。有用的读出信号非常小,通常采用平衡读出。在确定总面积、价格、性能和测试难度的时候,这种读出放大器和芯片上除存储矩阵之外的电路就变得越来越重要了。本文讨论了一个实际的4K随机存储器(RAM)设计中所用的一些关键的外围电路,该设计着重考虑了这些因素。在组成所用的读出放大器时,设计了“边缘校验”的可能性,它可以用来测试单元的存储电平和读出放大器的偏移,以此来保证存储器中适当的信号余量。     

高集成度70兆静态移位寄存器

最近几年期间,LSI 双极型存储器的领域,已经蓬勃开展起来。最显著的发展是集成密度的提高。1969年已报导,单元密度静态存储器为74单元/毫米~2,动态存储器为144单元/毫米~2。这些指标敌得过 MOS 存储器的最高单元密度,静态 MOS 存储器为53单元/毫米~2,动态 MOS 存储器大约为180单元/毫米~2。另一个重要发展是功耗大大降低。     

低成本联想存贮器

本文描述两种高密度MOS联想存贮器单元的设计。第一种单元适合于数据管理应用,具有三种内部状态,包括不管(屏蔽)条件。第二种单元适合于并行处理应用,具有被选位写数的能力。两种单元都占用大约20密耳的硅片面积,允许在一个芯片上实现512位。采用可变电抗器自举作用来提高存贮结点电压以改进单元工作。对于使用相容的双极晶体管进行了讨论。     

高密度静态ESFI MOS存储单元

前言在绝缘体上集成电路不仅具有众所周知的开关时间短的优点,而且也具有高的密度,因为不同的元件,如象互补的晶体管及二极管可以集成在同一衬底上而不需要附加任何的绝缘措施,并且由于在相邻元件中间利用腐蚀的方法使元件之间的硅薄膜剥离,以避免元件之间的寄生效应。以高的存储密度为例,将讨论在绝缘体外延硅薄膜(ESFI)~1上已经实现了的新的静态MOS存储单元。另外还将描述在小规模和大规模集成矩阵中它们的静态和动态特性。这些存储单元与动态存储单元[1]在密度上是可比拟的,而由于该单元不需要再生,所以这一特点比它们优越。     

1973年国际电子器件会议摘讯

美国贝尔实验室研制的1024单元P 沟道MOS随机存储器(MOS RAM)(Electronics.Dec.18,1972,p.29)采用电子束工艺重新生产后,使整个存储线路,包括地址、译码、读出放大器在内,可以放在一块47×71密耳~2的芯片上。这个数据较目前的MOS RAM 的面积小四倍。这个单管单元RAM 的对准精度为1微米,也是MOS RAM 的一个新记录。取数时间为45毫微秒(未改进以前,芯片取数时间为150ns,译者注),单元尺寸是栅长为4微米,接触孔为2微米见方。象以前的芯片一样,新的芯片也采     

低功率双极晶体管存贮单元

低势垒肖特基二极管和高势垒肖特基二极管已与双极晶体管组合,制作出平面集成电路小面积存贮单元,功率维持在75微瓦。在离子注入P型硅(10~(17)厘米~(-3))上形成的低势垒二极管用作为集电极高阻抗负载。在外延n型硅(10~(16)厘未~(-a))上形成的高势垒二极管提供与存贮器阵列中位线的低电容低漏电耦合。 硅肖特基二极管的高度再现性的硅化铑,以及高质量欧姆接触,是在一次溅射和高温操作中形成。制造过程完全适合于梁式引线工艺。已估计使用这些单元的512字存贮器模型,工作在60毫微秒的读周期时间或写周期时间。     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

五、语音处理中集成电路技术的影响

1、集成电路的特性 A 面积高密度只读存贮器在IC技术中,只读存贮器ROM是特别高效的。用一种动态读出电路和虚拟地参考系统,可使这种存贮器对每一位数据的绝对面积减少到最小值,即每一位仅要求一个晶体管,而该管的大小这样安排:用最小的扩散宽度和空间以及最小的表面来定义。由于处理的尺寸变小,ROM尺寸也自动变小,故在特性上保持了先进性,並超过随机逻辑电路。动态读出方法意味着对大阵列的存取时间将相对变长。这对于2~(13)位或更小的ROM来说不是主要问题,但当阵列达到2~(17)位范围时,要求的存取时间便上升到10至20倍逻辑周期时间。     

100毫微秒周期时间的集成MOS晶体管联想存贮器系统

引言 自从采用MOS晶体管集成电路作为联想存贮器记忆单元的研究结果公布以来,128字每字48位的联想存贮器已经实验和设计。 本文讨论采用MOS晶体管工艺的全集成     

动态I~2L4K位随机存储器

1975年国际固态线路会议上,仙童公司发表了一个动态I~2L 93481型4K 位随机存储器。它将先进的集成电路工艺等平面隔离与好的集成注入逻辑(I~2L)的单元设计结合起来。其工作功耗为400mW;只需要一种电源+5v(一般MOS 存储器需要三种电源);取数时间为100ns(比通常MOS 存储器快一倍);读写周期为200ns;工作温度范围为0～70℃。93481采用标准16引线双列直插式封装。芯片尺寸仅112密耳×129密耳(2.84mm×3.28mm),比多数MOS 4K 存储器小得多。93481的价格也与4K MOS 存储器相当,因而可作为主存储器使用。     

LSI新工艺—H-MOSⅡ静态RAM比双极型器件更富于竞争力

过去十年内,MOS器件力排阻力,向前推进到更高的性能和密度。本文介绍MOS从速度比较慢密度相对低的工艺而发展到在随机存取存贮器中占领先地位的HMOSⅡ工艺。由于诞生了以HMOSⅡ制造的静态RAM,而使n沟道MOS首次达到了比双极型器件更短的存取时间,同时又保持着其低功耗优点及降压工作能力。几年来,MOS LSI已得到许多不同的工     

电荷泵随机存取存贮器

用MOS晶体管作为负载电阻器的限制是众所周知的,要得到低的维持功耗就需要大电阻,从而要求器件面积大。在动态存贮器中,完全取消了负载电阻而避免了这个问题。单元状态利用寄生结点电容暂态保存至数据再生周     

巨型存贮器件

在国际固态电路会议上,首次展出了1/4兆位的动态随机存贮器件(RAM)和64K位的静态随机存贮器件。东京的日本电气株式公社—东芝(NEC—Toshiba)信息系统公司和日本电信电话公社—武野藏(NTT—Musashino)电气通讯实验室都提供了256K×1位的动态RAM。NEC片子的存取时间为160毫微秒,周期350毫微秒。而NTT的存贮器用钼加速信号传     

H-MOS工艺

一、引言MOS 工艺一直是发展 LSI(大规模集成电路)的主流。特别是n沟边 MOS 工艺,1976年从单层硅栅发展到存贮器技术中用的双层多晶硅工艺,并多结合局部氧化等平面隔离工艺及耗尽型负载 E/D 技术耒提高电路性能,从而形成了标     

单管MOS存贮单元的存贮阵列和读出-再生电路

简介——破坏读出单管MOS存贮单元的读数信号随单元面积减小而减小。要达到必要小的单元面积,必需具有大的特殊电容的器件作为存贮电容器,还需要灵敏的再生放大器和补偿噪音的阵列。 对于用硅栅工艺的单元布局设计,存贮电容器建议采用电场感应的非平衡反型层作为一个电极。 提出一个门控触发器作为一个灵敏的再生放大器,它的两个输入结点各连接一条位线。这样得到的对称阵列不但是高度灵敏的(输入电压差的不可辨区大约定晶体管阀值电压的0.3)和与制造工艺参数不相关的,而且容许在触发器的每边用一条假的字线(带有假的存贮单元)进行噪音补偿。 不同的单元和再生电路已经用硅栅工艺实现。面积为1600微米~2(2.6密耳)~2的存贮单元已经成功地进行工作,读/写周期时间为350毫微秒(存贮电容为0.134微微法,每条位线64个单元或每个放大器128个单元的位线电容为0.32微微法)。     

采用硅-兰宝石工艺的高性能低功率互补MOS存贮器

简介——采用硅栅工艺和器件沟道长度为5微米制作的硅-兰宝石互补MOS反相器已达到毫微秒的传输延迟和微微焦耳的动态功率与延迟乘积。除了开关速度快和动态功耗低以外,反相器具有低的泄漏电流,所以得到了低的静态功耗。 已制作了两种具有单个反相器性能特点的复杂的硅-兰宝石互补MOS存贮器。十种是铝栅256位全译码的静态随机存取存贮器,特征是在10伏时典型的取数时间为50毫微秒,静态功耗为每位0.4微瓦,动态功耗为每位10微瓦。在5伏工作时典型的取数时间是95毫微秒。另一种是硅栅256位动态移位寄存器,特征是10伏时可以在200兆赫时钟信号下工作,5伏时工作于75兆赫。在50兆赫和5伏时,典型的动态功耗是每位90微瓦。     

动态存贮器构成的68000存贮系统

支持68000的最大存贮容量为16M字节,已在各方面有所应用,但大部使用的是静态存贮器(SRAM)。若用动态存贮器(DRAM)构成一个存贮系统,则具有体积小、功耗少、成本低、性能价格比好的特点,为人们所注意。但与静态存贮器相比,必须在线路上安排定期进行刷新。这类刷新的电路尽管各自特点不同,但统属二种类型,一类是由 TTL 门构成的,另一类是由 DRAM 控制器构成的。本文就这二类问题作个初步探讨。     

位片微处理器的整机应用

<正> 前言 半导体大规模集成电路(LSI)在70年代得到飞速发展。在MOS电路方面,由于工艺结构简单、以及硅栅工艺、多层布线技术的成功应用,使MOS型存贮器、微处理机的集成度不断提高。到1980年,市场上已开始售出16位单片微处理机,64K RAM,64K EPROM。不过,尽管目前MOS型单片微处理机已普遍