传感器数据并行实时采集监控系统的设计

本文设计实现了一种基于FPGA的并行传感器数据实时采集系统,可以高性能、低成本的实现多达64路串行总线并行工作的数据实时采集、监控。基于ARM和FPGA的设计框架,尤其是FPGA的模块化设计大大提升了系统的灵活度和实时性。同时软件接口设计上的创新,进一步提升了系统的处理性能。     

基于Matlab的遗留系统并行化重构方法

随着CPU多核架构的普及,应用的复杂和数据集的膨胀,基于Matlab的遗留系统中的串行程序代码无法充分发挥系统潜在的性能优势,无力应对当前大型数据集的处理应用需求。Matlab的并行计算模型为数据密集型的处理任务提供了并行支持。本文首先从系统架构扩展和业务代码并行化入手,分析遗留系统并行化重构过程要点和方法,应用案例的并行化重构实验数据表明了系统重构处理大型数据集的性能提升。     

基于云计算的贝叶斯分类算法在过滤垃圾邮件中的研究

为了抵制垃圾邮件对互联网及其用户造成的严重不良影响,本文采用高效的贝叶斯分类算法,基于hadoop平台实现垃圾邮件的过滤系统,克服了传统并行系统在编程实现和系统扩展上的不足,充分利用云计算环境优势,使系统实现简单,扩展容易,性能提高;并做了相关的试验,验证了设计理论。     

基于云计算的并行数据挖掘系统设计与实现

为了提供虚拟化、高扩展和高性能的并行数据挖掘平台,提出了基于云计算平台的并行数据挖掘模型。文章中首先在GoogleAppEngine平台的基础上扩展了数据规约功能,然后提出了并行数据挖掘平台的系统构架和层次结构,最后给出了平台中各功能模块的具体设计和实现细节。实验分析表明基于云计算平台的并行数据挖掘系统执行效率要比单机系统高,并随着数据量的增大,效率优势越明显。     

基于FPGA的16位数据路径的AES IP核

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现,支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展,减少了硬件资源的占用。该方案在Cyclone II FPGA芯片EP2C35F484上实现,占用20 070个逻辑单元（少于60%的资源）,系统最高时钟达到100 MHz。与传统的128位数据路径设计相比,更方便与处理器进行接口。     

容灾系统中数据透明加密设计

为满足容灾系统中保护数据机密性的需求,设计一种面向容灾的堆叠式数据透明加密框架。采用虚拟化技术和分层开发思想,在系统容灾层之上构建数据加密层,实现容灾系统中数据的加密存储和在网络中的加密传输。针对数据加密操作时间开销大的问题,设计一个数据并行加密机制p‐dm‐crypt ,在加密驱动程序中实现对数据的并行加密处理。原型系统上的测试结果表明,与采用Linux系统内置的dm‐crypt加密机制的系统相比,采用p‐dm‐crypt的系统在写性能方面提升了18％。     

基于HBase的交通流数据实时存储系统

交通流数据具有多来源、高速率、体量大等特征,传统数据存储方法和系统暴露出扩展性弱和存储实时性低等问题.针对上述问题,设计并实现了一套基于HBase交通流数据实时存储系统.该系统采用分布式存储架构,通过前端的预处理操作对数据进行规范化整理,利用多源缓冲区结构对不同类型的流数据进行队列划分,并结合一致性哈希算法、多线程技术、行键优化设计等策略将数据并行存储到HBase集群服务器中.实验结果表明:该系统与基于Oracle的实时存储系统相比,其存储性能提升了3~5倍;与原生的HBase方法相比,其存储性能提升了2~3倍,并且具有良好的扩展性能.     

基于ARM的远程数据采集系统设计

为实现高速、高精度、多通道的前端实时数据采集,设计了一种基于ARMLPC1788的多路电量采集与处理系统。同时,设计了模拟信号调理电路,确保传感器信号无失真的采样。软件系统采用模块化设计,分为数据采集、数据存储和数据串口发送。实现了电压信号的数据采集、A/D转换、数据存储和数据串口发送。实验表明,该方案的数据采集系统具有性能稳定、实时性强、采样速率高、精度高、集成度高、扩展灵活等特点。     

双通道机载雷达STAP紧凑系统设计

大数据流下的高精度实时处理是空时自适应处理(Space-time adaptive processing,STAP)系统实现的难题之一.在机载平台对尺寸、重量和功率(size,weight and power,SWAP)的约束条件下,STAP系统设计的目标是减少系统时延的同时增加数据吞吐率,本文对实测双通道机栽雷达采样数据进行了STAP并行系统的紧凑设计研究.基于选型平台设计了狭义局部并行全局串行(Restricted local-parallel-and-global-serial,RLPGS)结构与狭义局部串行全局并行(Restricted local-seiral-and-global-parallel,RLSGP)结构,并验证了任务数据不同调度方法的性能.该设计在单处理板上成功完成STAP处理的测试,结果满足设计要求.     

并行实时测控数据存储系统设计与实现

随着测控设备数量增加、数据码率的不断提高,传统的测控中心实时存储系统采用的串行化处理逻辑已经难以适应高负载的测控任务需要。采用SPMD（Single Program Multiple Data）思想,基于OpenMP和Qt设计并实现了一套并行实时测控数据存储系统框架。该系统通过引入M/M/1模型的排队系统,设计了一种适合并行实时测控数据存储系统的静态负载均衡算法,基于互斥锁完成了线程间的细粒度通信同步机制,借助于事件循环机制将Qt的信号与槽特性成功地嵌入OpenMP线程,保留了Qt图形界面良好的人机交互性能。实验结果表明该系统在高负载的情况下,相比串行测控数据存储系统而言具有更好的扩展性和实时性,能更好地利用现行单机多核系统的计算资源,获得更好的实时性能。     

基于构件的并行测试系统TPS设计与实现

并行测试系统的测试程序集（TPS）目前尚无成熟实用的开发方法。分析了多线程并行测试系统的体系结构，给出了其TPS的用例模型。在此基础上，按分层设计的原则，建立了基于构件的层次式框架。最后设计实现了基于COM接口的支持并发操作的功能构件。该开发方法为并行测试系统TPS的快速开发打下了良好的应用基础。     

基于FPGA技术的核安全级通讯技术研究

FPGA技术具有更高的可靠性和安全性,且易于验证,基于FPGA技术的核安全级通讯技术越来越广泛地应用到了核电厂中.由于FPGA具有强大的并行处理逻辑能力,FPGA技术不仅改变了核安全系统的通讯方式,也很大程度上影响了核安全系统的控制方式.介绍了基于FPGA技术的核安全级通讯技术的开发流程、设计方案以及验证方式.     

基于软件无线电的短波多路并行处理系统的设计与实现

针对短波窄带信号的实时处理需求,设计实现了一种基于软件无线电思想的短波多路并行处理系统。该系统采用四片高性价比DSP处理器,并行实时处理四路短波信号;采用一片高性能的FPGA,实现全局控制和协处理工作,具有完全可重复编程和配置功能。在此基础上,开发了FPGA程序和主机应用程序,实现了基于DSP的短波PSK信号解调算法。通过在软件无线电接收系统中的实际应用,证实系统使用灵活、性能优良。     

基于WordSmith软件的平行语料库加工处理系统设计

平行语料库加工处理过程中,传统的系统很难将当前字的标记与其它序列字符的同现特征统计出来,导致切分错误情况频频发生。为此,设计基于WordSmith软件的平行语料库加工处理系统。在硬件设计上,使用S3C6410处理器实现文本分析功能,生成标注文件,用于后续加工处理;在软件设计上,使用WordSmith软件提取出语料库中的词表,并进行削尾处理,使用6字标注集实现语料的分词处理,处理完成后,根据计算的词语相似度实现语料对齐处理。至此,系统设计完成。实验结果表明:设计的基于WordSmith软件的平行语料库加工处理系统在分词实验中没有出现切分异常的情况,并且在兼类词消歧实验中,召回率为95.6,K值为97.2,均高于传统的加工处理系统。     

高速卫星遥测数据处理系统的设计方案

为了解决高速下行的卫星遥测数据的接收和处理问题,对地面卫星遥测数据处理系统进行了研究.针对集中式卫星遥测数据处理系统无法正常接收和解析下行速率较高的遥测数据的缺点,提出了一种基于分布式处理的遥测数据处理系统的设计方案.该方案将分布式系统构架和并行计算技术相结合,把原始的单机处理过程分散到多台计算机上,同时利用多台计算机的计算能力对数据进行处理.仿真测试结果表明,该方案有效地解决了集中式数据处理系统接收高速遥测数据丢包的问题,同时也具有较高的可重用性和扩展性.     

信息处理单元测试系统并行测试技术研究

针对信息处理单元测试的功能需求,设计实现了基于PXIe总线的测试系统,系统包括测控单元、供电单元和接口单元三个组成部分,并完成了测试系统的软件设计;根据信息处理单元测试系统实际的测试流程和所需资源的使用情况,将并行测试技术引入到系统中,重新对相互独立的测试任务进行了并行化分析,构建了该测试系统的任务调度数学模型,提出了一种改进的自适应遗传算法(即IAGA算法),解决了并行测试模块中复杂且难以优化的任务调度问题;对任务调度模型进行了算法仿真验证和实验结果分析,验证了所得解的全局性,所得出的执行序列与串行测试相比,测试效率提高了43.57%,并与其他算法进行了对比,验证了IAGA算法的可行性与优越性;最后将IAGA算法嵌入到了测试系统的软件当中,实现了该优化策略的实际工程应用。     

A concurrent process creation service to support SPMD based parallel processing on COWs

Current software environments used to support parallel processing on a cluster of workstations (COW) are not satisfactory, do not provide complete transparency and are not specifically designed for parallel processing. In particular, the establishment of a parallel processing environment and the initialisation of parallel processes suffer from poor performance. Each parallel process of an application is created sequentially and in many cases the logon operation must be completed before remote resources could be acquired. These operations are also performed manually. We present in this paper an original approach that addresses the problem of parallel process creation. The remote workstations are acquired completely transparently and dynamically, and parallel processes are created concurrently. To demonstrate the feasibility of this approach we show a system based on RHODOS (a client/server and microkernel based distributed operating system), specifically designed to improve the performance of process instantiation and therefore able to improve the overall execution performance of parallel programs, in particular parallel process creation. Copyright © 1999 John Wiley & Sons, Ltd.     

一种基于DSP和FPGA的博弈硬件方案实现

为了提高博弈系统处理速度，设计一套专用的多处理器系统，达到博弈处理能力要求是一种切实可行的方案．而多处理器系统的并行计算和任务分配调度也为这套博弈硬件系统提出了难题．在介绍国际象棋博弈计算机发展历程及其典型系统的结构基础上，给出了采用松散耦合型的多处理器博弈硬件体系结构．并且详细介绍了基于DSP和FPGA的一种解决方案．根据博弈硬件系统结构和博弈任务的特点，给出了一种有效的任务调度方案．     

基于混沌的图像加密算法的硬件实现

随着大规模集成电路的不断发展,图像的并行处理技术也得到飞速发展。在基于Baker映射与Logistic映射的图像加密算法的基础上,根据硬件实现的需要做出改进,提出了用FPGA实现加解密算法的设计流程,获得了相比于软件实现更高的速度,满足了实时性的要求。给出了采用Xilinx公司型号为xc3s1000的FPGA芯片对一副128×128的8位灰度图进行加解密操作的结果。     

一个并行三维图形处理系统的设计

本文介绍了一三维图形并行处理系统的设计，着重研究了三维图形处理系统体系结构问题，具体设计了一种并行处理结构，讨论了系统硬件和软件的设计，描述了系统的工作过程，分析了系统的特点