基于AVR单片机+FPGA的U盘记录器设计

为了满足某民航导航系统中高速海量数据的存储要求,提出了一种基于AVR单片机和FPGA结合控制的U盘记录器设计方案。设计中以AVR单片机控制CH376读写U盘数据为核心,并利用FPGA控制大容量FLASH作为高速数据的缓存介质,解决了单片机缓存资源匮乏而造成的数据存储不可靠的问题。同时设计了专门的掉电检测电路,在掉电瞬间保存FLASH断点地址,实现了系统再上电的续存功能。经过多次测试与实验表明,系统性能表现优良,工作稳定可靠,能够满足实际工程应用需求,并已成功应用与某民航飞行数据记录系统中。     

基于LVDS接口的高速图像数据记录器的设计与实现

为实现高速图像数据的实时接收存储和有效转发,本文设计了一种基于NAND型FLASH的高速大容量固态数据记录器。该记录器以LVDS作为数据传输接口来接收两路独立的高速数字图像数据;用外部FIFO作为图像数据缓存以确保数据接收和存储的并行性;通过FPGA来控制整个系统的运行。经实际应用,该系统可成功的完成图像数据的接收、存储和转发功能。     

基于FPGA的多通道图像采集存储系统设计

针对图像信号的基本特征设计了对于四路间歇性数据并行存储方案,整个图像采集存储系统分为控制模块和存储模块两个部分：控制模块主要是采用FPGA对图像数据进行并行接收、数据编码、控制存储、全程工作控制;存储模块采用FLASH芯片实现数据的存储。分析完成了该系统的硬件电路设计和FPGA程序设计,为多路图像信号的实时存储以事后分析提供了一种解决方案。     

多通道实时数据采集存储系统的设计

本文设计了数据采集存储系统,阐述了数据记录器中各部分电路硬件设计。系统采用可编程逻辑器件FPGA来实现整个系统的逻辑控制以便同时可靠的采集、存储多路模拟量和数字量数据,以FLASH为存储介质,对存储模块进行最小化设计,大大缩减了系统的体积、延长了数据的保存时间,进一步提高了系统的可靠性。     

高速PCM、图像数据存储器

为了准确接收和存储某遥测系统的PCM、图像数据,设计了基于FPGA的高速PCM、图像数据采集存储器。存储器以FPGA为控制核心,并利用三星FLASH芯片K9WBG08U1M的交叉双平面页编程技术提高数据写入速度;为了实现存储器的多次上电存储并保证上一次上电存储的数据不被覆盖,我们在FPGA控制FLASH实现边擦边写的基础上开发了断电续存技术。设计的存储器具有数据写入速度快、可多次上电存储和抗干扰能力强等特点。     

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

大规模网络数据存储系统的设计与实现

当前的网络数据存储系统在处理大规模数据时需要较长时间,增加了网络数据存储周期,存储性能较差。因此设计并实现一种大规模网络数据存储系统,该系统主要包括A/D高速采集模块、FLASH存储模块和FPGA数据接收模块。A/D高速采集模块采集大规模网络数据,采用FPGA数据接收模块对采集到的网络数据进行接收和处理,过滤其中的噪声因素,再将处理好的网络数据保存在FLASH存储模块中。依据三层架构模式设计大规模网络数据存储系统软件架构,并给出了业务逻辑层完成数据传递的关键代码。实验结果表明,所设计的大规模网络数据存储系统具有较高的数据存储和读取速度,能够实现网络数据的负载均衡存储。     

基于Nandflash陈列的高速存储技术研究

介绍了传统高速存储的实现方式,分析了用Nandflash实现海量存储的优点,实现了基于Nandflash阵列的实时高速存储模块,存储模块采用光纤FC作为数据输入端,在FPGA控制下实时存储到Nandflash阵列中,并将存储的数据通过CPCIE总线下传给其它模块作实时或事后分析、判读、处理、回放。实验结果表明,基于Nandflash的存储阵列,存储速度可达到900MB/s以上,满足高分辨率高帧频CCD相机及SAR成像存储需求。     

基于CH378的通用大容量数据记录器的设计与实现

针对目前数据存储系统传输速度低、存储容量小、特殊场合应用不便的问题,结合大容量存储和USB技术,设计了一种以U盘作为存储介质的通用大容量数据记录器。系统采用FPGA+ATmega128作为核心处理器,通过控制大容量Flash和最新文件管理芯片CH378直接将采集数据以文件形式存储至U盘,整个工作过程无需计算机支持即可实现大容量数据的在线存储。经测试验证,通用大容量数据记录器写入平均速度达96.5KB/s,存储容量可达32GB,可方便地集成于各种测控系统中。     

基于Nandflash阵列的高速存储技术

介绍了传统高速存储的实现方式,分析了用Nandflash实现海量存储的优点,实现了基于Nandflash阵列的实时高速存储模块。存储模块采用光纤FC作为数据输入端,在FPGA控制下实时存储到Nandflash阵列中,并将存储的数据通过CPCIE总线下传给其他模块作实时或事后分析、判读、处理、回放。实验结果表明,基于Nandflash的存储阵列,存储速度可达到900MB/s以上,满足高分辨率高帧频CCD相机及SAR成像存储需求。     

大容量弹载数据记录器的设计与实现

提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。     

基于FPGA的高刷新率LED显示系统设计

设计开发了一种基于FPGA的高刷新率LED显示系统，使用Xilinx公司的Spartan6芯片作为控制核心，设计了FPGA底板，完成了整个系统的搭建，系统包括视频数据的采集，缓存，处理，显示等部分，在分辨率为384x256的 LED显示屏中实现实时显示，其刷新率高达720Ｈｚ，对于视频数据的高速存储与实时处理采用乒乓缓存技术，通过在4个缓存区域循环存储，显示系统运行稳定，显示效果良好。     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块。系统设计采用多通道数据的同步实时采集以及坏块检测技术。多通道同步数据采集模块能够实现同时测量多路相关信号．数据存储模块能够准确无误存储采集数据,便于后续数据分析。经实际运用,系统可满足多通道同步数据采集存储要求,其性能安全可靠。     

基于弹载存储系统的高速固态数据记录器设计

为了对飞行体发射过程中的参数进行实时存储,提出了基于FPGA的弹载数据记录器电路设计及控制逻辑设计.应高速数据存储速度的要求,对FLASH在不同编程方式下的写入速度进行了深入分析,从而革新了FLASH控制逻辑设计.该记录器采用FPGA实现接口控制、FLASH逻辑写入、擦除、无效块校验等,设计中,FLASH采用高效的“区”地址管理方法,从而为满足高速数据存储提出了合理的解决方案.实践证明,该记录器对飞行体发射过程中的参数进行了实时、可靠地存储,满足工程实际需求.     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块.系统设计采用多通道数据的同步实时采集以及坏块检测技术.多通道同步数据采集模块能够实现同时测量多路相关信号.数据存储模块能够准确无误存储采集数据,便于后续数据分析.经实际运用,系统可满足多通道同步数据采集存储要求.其性能安全可靠.     

一种基于新体系结构的 空间固态记录器原型系统

为适应未来对地观测卫星系统对数据吞吐速率和通信带宽的增长需求,本文提出并实现了一种基于新体系结构的,由若干存储模块依靠高速串行互连构成的空间固态记录器原型系统.存储模块采用DDR SDRAM提高吞吐率,配置高速串行接口完成模块间互连,利用单数据总线、双地址总线的存储拓扑结构增加模块内部存储容量,并使用可编程逻辑器件FPGA管理和控制存储资源.同时,应用多层次通信接口协议保证通信链路质量.单模块存储容量可达8GB,访存带宽可达3.2GBps,物理通信带宽高达25Gbps.模块间的高速串行链路误码率可低于10 -11.     

基于FPGA的WIM压电式车辆动态称重信号采集系统的设计

为解决汽车动态称重系统中，实现多通道称重传感器信号采集的问题，设计了一款基于“FPGA”的WIM压电式车辆动态称重传感器的多通道高速数据采集系统，该数据采集系统可实现对多车道动态称重传感器信号的同步采集、存储、传输和处理。采用FPGA作为信号采集单元，带有2片2G的高速数据存储SDRAM模块用于多通道的数据存储；采用分辨率为16位，采样率为1Msps的AD采集模块，设计可实现最多16通道的信号采集。上位机系统中搭载嵌入式操作系统，用于完成动态称重的信号处理，其通过PCIe总线可实现与FPGA的数据传输。经过实验验证，该数据采集系统可同步实现16通道，车辆以最高120Km/H时速行驶通过压电式动态称重传感器的信号采集、存储和处理。     

基于模式识别的机器人运行轨迹数据分类存储系统设计

目前传统数据分类存储系统多数基于遗传算法,这类系统存在系统吞吐量较差、效率低的问题。为此,设计一种基于模式识别的机器人运行轨迹数据分类系统。首先设计系统整体框架,包括数据采集、处理以及存储模块;其次在硬件设计上,选择XC2VP30芯片作为FPGA核心芯片,设计数据采集模块接口电路,利用合适的FLASH芯片进行数据存储完成系统硬件设计;最后根据模式识别方法,建立标准数据样本集,确定特征向量,计算隶属度函数完成数据分类,再利用FPGA将已分类数据存储至FLASH模块中完成软件设计。测试结果表明,与传统的数据分类存储系统相比,基于模式识别的机器人运行轨迹数据分类存储系统的系统吞吐量提高了15.9%,效率得到了提高。     

基于FPGA的弹载多参数存储系统设计

为了解决导弹飞行弹体遥测数据的高精度采集的问题,设计一种以FPGA为高精度的多参数采编存储系统,系统主要由数据采集模块、数据实时监测模块、数据存储模块组成,采集模块对不同的模拟信号和数字信号进行采集、编帧。实时监测模块能够在采集过程中对数据进行实时监测,并通过长线完成与上位机通信,存储模块能实现硬回收和数据进行回读。为实现高精度采集存储加速度计信号,研究了利用高精度A/D转换器对加速度计信号进行采集,对提高A/D转换电路信噪比做出了分析,使其满足精度范围要求。实验结果表明,该采编存储系统采集精度高、性能可靠。     

基于闪存阵列的缓存容量确定方法

针对低成本、小型化的数据记录系统的应用,提出了一种数据缓存技术解决方案。存储模块是由闪速存储器芯片（NAND Flash）组成的存储阵列,以FPGA为载体的SOPC系统作为存储模块的控制核心。分析存储系统的结构及控制平台的实现过程,并对系统工作原理及并行分路技术进行讨论。深入研究Flash阵列的存储过程,提出最小FIF...