硼扩散引起薄SiO2栅介质的性能退化

采用表沟p+多晶硅栅/PMOSFET代替埋沟n+多晶硅栅/PMOSFET具有易于调节阈值电压、降低短沟效应和提高器件开关特性的优点,因而在深亚微米CMOS工艺中被采纳.但是多晶硅掺杂后的高温工艺过程会使硼杂质扩散到薄栅介质和沟道区内,引起阈值电压不稳定和栅介质击穿性能变差.迄今为止对硼扩散退化薄栅介质可靠性的认识并不是很明朗,为此本文考察了硼扩散对薄栅介质击穿电荷和Fowler-Nordheim (FN)电应力产生SiO2/Si界面态的影响.     

异质结n+多晶硅/n型4H-SiC欧姆接触的制备

从理论和实验的角度研究了n型4H-SiC上的多晶硅欧姆接触.在P型4H-SiC外延层上使用P+离子注入来形成TLM结构的n阱.使用LPCVD淀积多晶硅并通过P+离子注入及扩散进行掺杂,得到的多晶硅方块电阻为22Ω/□.得到的n+多晶硅/n-SiC欧姆接触的比接触电阻为3.82×10-5Ω·cm2,接触下的注入层的方块电阻为4.9kΩ/□.对n+多晶硅/n-SiC欧姆接触形成的机理进行了讨论.     

~(31)P~+注入N-Hg_(1-x)Cd_xTe

离子注入Hg_(1-x)Cd_xTe是制备光伏红外探测器的关键工艺。国外已采用该工艺制备出高性能的HgCdTe多元列阵和焦平面器件。但其掺杂机制及退火机制尚不清楚,一般认为所有的元素离子注入P-HgCdTe均形成辐照损伤导致的N~+电学层,~(31)81P~+注入N-HgCdTe则形成P型层,是掺杂行为。本文着重报道我所近几年来用~(31)P~+注入N-     

基于双栅PMOSFET模型的硼穿通分析方法

随着栅氧化层厚度的不断减小,硼穿通问题变得越来越严重.特别是在表面沟道器件中,非常容易出现硼穿通现象.为了减小P型多晶硅栅电极中硼穿通的影响,需要明确多晶硅栅电极中硼穿通与栅氧化层厚度之间的关系.提出的双栅PMOSFET模型将P型多晶硅栅极与N型多晶硅栅极的功函数之差与阈值电压差值进行对比,完成了硼穿通的判定.通过优化热氧化条件,采用N2O热处理,能够有效改善薄栅氧化层PMOSFET中的硼穿通问题.     

CCD多晶硅离子注入掺杂工艺研究

研究了可取代多晶硅扩散掺杂的离子注入掺杂工艺,通过两种掺杂方式对CCD栅介质损伤、多晶硅接触电阻及均匀性等关键参数影响的对比研究,发现离子注入掺杂制作的多晶硅栅质量优于扩散掺杂制作的多晶硅栅,这有利于CCD输出均匀性的提高.对两种多晶硅掺杂方式的工艺集成条件进行对比,多晶硅掺杂采用离子注入方式其工艺步骤更简单,工艺集成度更高.     

用硅化物作注入阻挡层形成浅结

本文介绍一种在n型Si衬底上制备浅p~+-n结的方法。在Si衬底上通过固相反应形成一定厚度的TiSi_2薄膜后,穿过TiSi_2层进行离子注入掺杂,经快速热退火可形成浅P~+-n结。TiSi_2薄膜既作为离子注入时的阻挡层,减小离子注入深度,又作为器件的电极及互联引线。这是一种自对准工艺。     

轻掺砷多晶硅的低温退火特性

轻掺杂多晶硅制作高值电阻已广泛用于VLSI中。本工作研究了离子注入的轻掺砷多晶硅在氢、氮和高真空气氛中的低温退火特性。研究发现,高温活化退火并除去覆盖的SiO_2层后的轻掺砷多晶硅,在低温下再次退火后其电导将增加2～4个数量级。对此提出了新的解释,认为在高温活化阶段,SiO_2层中的自由氧可能进入了晶界并形成载流子俘获态;当SiO_2被除去并在低温下退火时,这些氧将从晶界解吸而使轻掺杂多晶硅的电导显著增加。可据以解释轻掺杂多晶硅许多不同于重掺杂多晶硅的特性。由于晶界氧俘获态的变化强烈影响轻掺杂多晶硅的电学行为,因此对氧俘获态的研究和认识对轻掺杂多晶硅的广泛应用有重要意义。     

一种无栅氧化物介电强度退化的二硅化钼/薄多晶硅栅新工艺

本文详细地分析了高温退火后在二硅化钼/薄n~+多晶硅(<1000A)栅结构中栅氧化层介电强度退化的情况。同时分析了栅氧化层绝缘特性和多晶硅中磷浓度、多晶硅原生氧化物,二硅化钼薄层电阻等各方面因素之间的关系,给出了二硅化钼、多晶硅、栅氧化物结构扫描电子显微镜、透射电子显微镜的观测结果。通过分析得出下列结论:高温退火时,在有阻挡层存在的情况下(阻挡层指二硅化钼淀积之前所形成的多硅上原生的厚氧化物),多晶硅与硅化钼局部作用会透过薄多晶硅层造成栅氧化物的损坏。根据分析结果,我们研究了一种没有介电强度退化的Mosi_2/薄Poly—si栅工艺。该工艺将二硅化钼直接淀积到未掺杂多晶硅上,从而控制多晶硅原生氧化物的生长,然后再将磷注入到二硅化钼中。这种工艺提供了很好的栅氧化层介电强度(薄到500A的多晶硅栅器件也是如此),易干法腐蚀,不产生多晶硅钻蚀,器件特性稳定,比通常的多晶硅栅工艺可靠性好。     

在薄二氧化硅层上纯多晶硅化镍膜的研究

本文研究了在薄二氧化硅层上快速热退火（RTA）形成的多晶硅化镍膜的电特性，对于在薄二氧化硅上的纯硅化镍膜，测试了其到衬底的泄漏电流，发现二氧化硅性质仍类似于多晶硅膜或纯铝膜下二氧化硅性质，采用准静态C－V方法研究了多晶硅栅和纯硅化镍栅的多晶栅耗尽效应（PDE），并探讨了硅化镍栅掺杂浓度和栅氧化层厚度对PDE的影响，结果表明，即使在未被掺杂的纯硅化镍栅膜，也未曾观察到PDE。     

异质结n＋多晶硅/n型4H-SiC欧姆接触的制备

从理论和实验的角度研究了n型4H-SiC上的多晶硅欧姆接触.在P型4H-SiC外延层上使用P 离子注入来形成TLM结构的n阱.使用LPCVD淀积多晶硅并通过P 离子注入及扩散进行掺杂,得到的多晶硅方块电阻为22Ω/□.得到的n 多晶硅/n-SiC欧姆接触的比接触电阻为3.82×10-5Ω·cm2,接触下的注入层的方块电阻为4.9kΩ/□.对n 多晶硅/n-SiC欧姆接触形成的机理进行了讨论.     

64K 静态RAM松下半导体实验室

本文介绍应用双层多晶硅和NMOS/CMOS工艺设计具有典型存取时间为80ns的全静态RAM。该存储器工作和保持方式中功耗分别为300mw和75mw。 该RAM采用了具有N~+掺杂多晶硅栅的N型和P型MOS晶体管的N阱CMOS工艺。通过两步扩散工艺,避免了在形成源漏区的硼离子注入工序中硼掺杂到P型晶体管的硅栅中去,其结果避免了硼穿透400(?)(?)的薄栅氧化层引起P型晶体管的阈值电压漂移的问题。存储单元是在P型衬底上用NMOS工艺制作。外围电路,例如行和列译码器,输入/输出电路及读出放大器等由N阱CMOS形成。     

离子注入多晶硅的电子束退火

本文介绍利用扫描电子束对离子注入掺杂磷的多晶硅进行退火、研究退火条件对多晶硅载流子激活率,迁移率和结构的影响,并与热退火进行了对比。实验结果表明电子束退火的多晶硅载流子激活率比热退火有明显提高,薄层电阻率也有所降低。     

钨的热壁低压选择性化学气相淀积

超大规模集成电路需要低阻互连和低阻接触,为此我们研究了热壁低压选择性化学气相淀积钨的新工艺.该工艺能选择性地把钨淀积在接触窗口、栅及其互连线、源漏上而不淀积在周围的氧化层上.钨膜纯度高,电阻率低,与n~+、P~+单晶硅及n~+多晶硅接触电阻小.因此是超大规模集成电路较理想的新工艺和新材料.     

在多晶硅掺杂/活化处理过程中栅氧化层的性能退化

在MOS电路制作中,掺杂多晶硅膜的应用已经成为非常重要的半导体技术之一。但是,本文将描述多晶硅掺杂/活化处理过程中产生的缺陷可以严重地影响栅氧化物的性能。无论是否采用离子注入,多晶硅的原位掺杂剂淀积,或旋转源扩散到多晶硅等方法进行掺杂处理,采用150～400(?)的栅氧化物腐蚀的电容器,其成品率都随着掺杂剂浓度的增加,活化温度的升高以及活化时间的增长而愈来愈降低。在重掺杂多晶硅中,对于亚微米CMOS栅工艺,在栅氧化物内,经BF_2~ 或As自对准源/漏注入和活化后,其缺陷密度被证明是接近于10cm~(-2)。另一方面,在低剂量注入和活化后,如用于硅化物多栅工艺,缺陷密度仅仅为0.002cm~(-2)。这些结果对于兆位存贮元件的成品率可能有很大影响。     

用高频电容法测量P／P外延层电阻率

高频电容法是测量P／P~+外延层电阻率的一种简单易行的新方法。这种方法，直接利用同质均匀掺杂外延层电阻率ρ与空间电荷电容Cs（势垒电容）平万的倒数关系，通过测量势垒电容Cs，直接得到P／P~+外延层的电阻率ρ。从而实现对P／P~+外延片的生产第艺过程，进行监控测试。这种方法，不但测试过程简单，而且，不损伤外延层。它既可以在国外仪器上完成，又可以在国内仪器上完成，适用于我国一般IC单位。在国外仪器上，测量范围为2．20×10~(－4)Ω·cm～1．95×10~5Ω·cm，测量误差为±0．02％：在国内仪器上，电阻率测量范围为1．0×10~(－3)Ω·cm～1．0×10~5Ω·cm，测量误差为±2％。     

在一个沟道中形成两个晶体管

日本德克萨斯仪器公司掌握了在一个沟道中形成两个晶体管的技术,并试制成1Mb掩模ROM。该项技木使用P~+衬底上的P~-外延层,外延生长时形成n~+埋入层(纵型MOS FET的源极),挖方形沟至这个     

离子注入对LPCVD淀积非晶硅固相外延的影响

应用高剂量(5×10~(15)/cm~2)的Si~+、P~+离子注入,成功地实现了LPCVD淀积在硅衬底上的非晶硅薄膜的固相外延。本文还研究了Si~+、P~+注入对低压气相淀积非晶硅薄膜固相外延的影响。实验发现,~(31)P~+能加速固相外延的速率,改善再结晶膜的质量,并能抑制SiO_2衬底上的成核,从而为固相生长绝缘衬底上的单晶薄膜(SOI)创造了条件。     

GaAs高温栅全平面离子注入技术研究及运算放大器差分输入电路的实现

<正>本工作主要从事高温栅离子注入全平面工艺的研究,并应用此技术设计和制备了具有良好性能的耗尽型GaAs MESFET和GaAs运算放大器差分输入电路.80年代初期,由于离子注入、干法技术的发展、高温栅离子注入全平面工艺逐渐取代了传统的凹栅工艺,成为更有前途的GaAs MESFET集成电路技术.该工艺通过直接在半绝缘衬底上注入和退火的方法,形成有源层和n~+层;以高温栅取代传统的A1栅和其它低温栅,并引进干法刻蚀技术取代传统的“剥离”技术;同时以高温栅为掩蔽,自对准注入n~+层.离子注入形成的有源层,具有更好的均匀性;通过调整注入剂量和能量,来调整MESFET夹断电压,更具灵活性,易控制,精度高.同时,以栅为掩蔽自对准注入n~+层,大大减小了串联电阻;整个电路制作在同一平面上,克服了凹栅工艺布线成品率较低的问题.整个电路一致性、均匀性都较好,成品率也大幅度提高.     

半绝缘GaAs中Mg~++P~+双注入研究

本文对Mg~+和P~+双离子注入半绝缘GaAs的行为进行了研究.发现不论是常规热退火还是快速热退火,共P~+注入都能有效地提高注入Mg杂质的电激活率,其效果优于共As~+注入,共P~+注入的最佳条件是其剂量与Mg~+离子剂量相同,电化学C—V测量表明,双注入样品中空穴分布与理论计算值接近,而单注入样品中则发生严重偏离,快速热退火较常规热退火更有利于消除注入损伤.     

三栅MOSFET阈值电压模型

根据三栅(TG)MOSFET二维数值模拟的结果,分析了TG MOSFET中的电势分布,得出了在硅体与掩埋层接触面的中心线上的电势随栅压变化的关系;通过数学推导,给出了基于物理模型的阈值电压的解析表达式;并由此讨论了多晶硅栅掺杂浓度、硅体中掺杂浓度、硅体的宽度和高度以及栅氧化层厚度对阈值电压的影响;得出在TG MOSFET器件的阈值电压设计时,应主要考虑多晶硅栅掺杂浓度、硅体中掺杂浓度和硅体的宽度等参数的结论。