LED显示屏数据源控制器设计

介绍了一种LED显示屏数据源控制器设计方法，系统中采用FPGA作为控制器核心．它主要完成三个方面的任务：从USB2．0芯片接收显示数据并写入外部SDRAM：从SDRAM读出数据并变换成便于LED显示屏显示的数据格式；控制以太网物理层芯片通过四个快速以太网口将数据发送到传输线上。     

基于FPGA的高刷新率LED显示系统设计

设计开发了一种基于FPGA的高刷新率LED显示系统，使用Xilinx公司的Spartan6芯片作为控制核心，设计了FPGA底板，完成了整个系统的搭建，系统包括视频数据的采集，缓存，处理，显示等部分，在分辨率为384x256的 LED显示屏中实现实时显示，其刷新率高达720Ｈｚ，对于视频数据的高速存储与实时处理采用乒乓缓存技术，通过在4个缓存区域循环存储，显示系统运行稳定，显示效果良好。     

基于FPGA的便携式手持设备串行接口设计

便携式手持设备与主控电台设备之间采用串口进行通信。传统的通用异步收发器(UART)接口芯片引脚多、体积大、与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片(FPGA),利用VHDL编程,设计异步接收单元、异步发送单元、双口RAM等模块,实现便携式手持设备的串行通信,且减少电路面积和功耗。     

LVDS接口LED显示屏数据处理系统设计

低压差分信号传输(LVDS)技术具有高速、低功耗的特点,已成为宽带高速系统设计的接口标准之一.LVDS技术的应用也为LED显示屏视频接口方案提供了新的选择.LED显示屏可采用LVDS接收器接收来自单板电脑的LVDS视频数据并转换电平.介绍了LVDS接收器SN75LVDS86的结构和原理及与FPGA的连接方式.根据LED显示屏视频显示原理得出对接收到的每点18 bit数据应转换后按颜色、灰度位平面存储于SDRAM中.视频显示是通过FPGA定时从外部SDRAM读取1帧数据再按扫描行、颜色、灰度位平面移位输出到LED显示屏来实现的.作为整个系统核心处理部件的FPGA,采用流水线方式工作实现了LVDS数据接收过程和视频显示过程的并行运行.此外,视频显示过程内部也采用流水线方式工作.分析了该流水线结构相关、数据相关和瓶颈流水段产生原因并给出了可行的解决方案.     

采用CPLD的多通道SCI控制器设计

新研究的多路串行通信控制器是把主PC与接入其中的各个端口设备或模块相连的关键部件,作为主PC与其他被控设备或模块通信的枢纽。控制器将主PC送来的并行数据转换成串行数据,并按照地址通过相应的RS422链路发送出去;同时也接收被控设备通过RS422链路送来的串行数据,并转换成并行数据存储到双口RAM(DPRAM)中,通过PCI总线接口逻辑送往主PC。     

基于ARM的交通诱导屏脱机控制卡的设计

为解决LED显示屏视频控制卡不能脱离PC机独立工作的局限性,设计了一种交通诱导屏脱机控制卡.系统以ARM7芯片S3C44B0X为控制核心,完成与PC机的100M UDP网络通信及显示信息的存储和更新;在FPGA的辅助下,采用双体RAM显示控制实现显示屏的动态扫描和刷新.该系统在实际的应用中得到验证,取得了良好的效果.     

嵌入式机载视频输出接口设计

针对视频接口接收视频格式单一的问题,设计了一种多格式视频输入接口的视频编码模块。由于采用CH7024视频编码芯片,所以在接口即可接收RGB565和RGB666格式的视频信号。在Linux环境下,对芯片寄存器和视频格式进行配置,编译芯片驱动程序,通过超级终端下载到芯片中,通过CH7024编码芯片将不同格式的输入信号统一转换成CVBS视频的信号输出,这样可减少电路的硬件设计,并通过对软件的修改来接收不同视频格式的信号。实验结果表明,设计的模块能够适应多种视频格式的信号,且编码后的CVBS视频信号输出距离远,抗干扰性强。     

NS推出业界首款3G-SDI双通道串行／解串器

Ns宣布推出业界首款可支持三速（3G／高清晰度／标准清晰度）的串行数字接口（SDI）双通道串行／解串收发器。该款型号为LMH4345的串行／解串收发器不但抖动表现优于同类产品,而且还内置两条信号收发通道。 工程师只要采用此芯片,便可缩小多通道广播视频设备的电路板面积,降低系统成本和功耗。该款芯片尤其适用于视频路由器、生产用开关电路、视频服务器、格式转换器、视频编辑及模块式设备等应用领域。     

用于AM-OLED显示屏控制的MDDI数据处理芯片设计

介绍了一种应用于AM-OLED显示屏的MDDI数据处理芯片。在移动显示领域,MDDI(Mobile Dis-play Digital Interface)因数据连接线少、功耗低、信号传输可靠性高、可有效降低噪声、降低硬件复杂度而得到越来越广泛的应用。所设计的芯片用于240RGB×320的AM-OLED显示屏,支持RGB模式和26万色分辨率。控制显示器的屏幕刷新频率为40～60Hz。可完全支持MDDI协议。由于输入数据量较大而MDDI为串行接口,芯片的数字输入频率最高可达100 MHz。设计中综合考虑了芯片面积、速率与功耗等方面的限制。经过FPGA验证,该显示电路性能完全满足设计指标要求。     

大屏幕LED显示控制系统的设计

根据LED显示模块结构特点，结合CPLD技术实现LED屏的动态扫描显示，设计了一种大屏幕LED显示控制系统。该系统以DSP芯片TMS320LF2407为控制核心，完成与PC机的通讯；在可编程逻辑器件EP1K30辅助下，同时完成数据存储与更新、显示画面的刷新、动画处理、循环显示等。利用Visual C＋＋，编写了上位机的用户界面程序以及与下位机的串行通信程序。该系统能脱机和连续长期运行，成本较低。     

手机用TFT-LCD驱动芯片内置SRAM的研究与设计

内置单端口SRAM是单片集成的TFT-LCD驱动控制电路芯片中的重要模块,主要功能是存储CPU送来的一帧画面的显示图像数据以及输出数据到显示单元,其主要性能指标是存储速度和消耗功率。文章讨论了内置SRAM的分块存储结构,阐述了SRAM存储单元的设计方法。在预充电路的设计中采用了分块预充机制,既节省了功耗又保证了预充时间,同时提出了预充时位线电荷再利用设计方案,使得预充电功耗降低了1/2左右。采用0.25μmCMOS工艺设计并实现了TFT-LCD驱动控制电路芯片中的SRAM模块,其容量为418kbits。NanoSim仿真结果表明,SRAM存储单元的读写时间小于8ns,当访存时钟频率为3.8MHz时,静态功耗为0.9mW,动态功耗小于3mW。     

基于PCI-E的北斗导航授时卡设计

为提高Linux系统时间的精确度,设计了PCI-Express接口的授时卡。北斗导航卫星信号接收模块输出时间定位信息,FPGA（Field－Programmable Gate Array,可编程逻辑器件）解出标准时间存入双口RAM,PCI-E驱动芯片将双口RAM内数据送到PCI-E总线供系统调用。实验结果证明：授时卡在Linux系统下运行稳定,功耗较低,授时精度达到60纳秒。     

手机用TFT-LCD Source Driver电路模块研究与设计

SourceDriver电路模块是彩色TFT-LCD驱动控制芯片的关键电路之一,其功能是将数字图像显示数据转换成模拟驱动电压,从而驱动TFT-LCD显示各种彩色图像。本文从TFT-LCD的驱动原理出发,提出了一种适合于手机用TFT-LCD的低功耗、小面积的SourceDriver电路体系结构,用0.25μmCMOS工艺设计并实现了显示26万(26×26×26)色,支持132RGB×176分辨率的手机用TFT-LCD驱动控制芯片中的SourceDriver电路,电路面积约15mm×0.6mm。Hspice仿真结果表明,SourceDriver电路的响应时间为1.49μs,静态功耗小于1mW。     

浅析全彩LED显示屏功耗能效等级的划分

本文主要围绕全彩LED显示屏的功耗问题进行分析，着重讨论了显示屏节能标准制定过程中需要重视的几个问题，如标准视频源的选定、立体角的引用、亮度的科学测量、效率系数的计算，从而为制定LED显示屏功耗能效等级相关标准提供建议。     

一个具有改进开关逻辑的12位1MHz采样速率的低功耗逐次逼近型模数转换器

作为数据采集系统中的关键模块,逐次逼近型模数转换器的功耗决定了整个系统的功耗水平。本文给出了一个具有改进开关逻辑的12位1MHz采样速率的低功耗逐次逼近型模数转换器。通过采用所提出的开关逻辑,该逐次逼近型模数转换器的功耗和面积跟采用传统开关逻辑的逐次逼近型模数转换器相比都会有很大的降低,其中开关逻辑的平均功耗大约降低了80%,总的电容面积减小50%。不仅如此,文章还提出了一种简化的数字控制逻辑来降低数字控制电路的功耗和面积。仿真结果表明和传统的数字控制逻辑电路相比,提出的简化数字逻辑的功耗可以减小大约50%。所设计的芯片在标准的0.35微米的CMOS工艺下进行了流片,芯片内核的面积为1.12平方毫米。在-55℃到150℃温度变化范围下,芯片100KHz的输入信号可以测得64.2dB的SNDR。在给定3.3V的电源电压下,芯片的功耗仅为0.72mW。     

一种全CMOS工艺吉比特以太网串并-并串转换电路

本文介绍了一种单片集成的吉比特以太网串并－并串转换电路。在芯片中，模拟锁相环产生1．25GHz高速时钟（当芯片用于光纤网络，时钟速率就为1．06GHz)，同时一个10到1多路选择器完成并行数据到串行的转换。在接收端，差分输入信号依次经过均衡电路、双端－单端转换电路转换成数字信号。同时，数据和时钟提取电路提取出时钟，并将数据重新同步。最后，串并转换电路完成串行－并行转换和字节同步。实验芯片采用0．35μmSPTM CMOS工艺，芯片面积为1．92mm^2，在最高输入输出数据波特率条件下的功耗为900mW。     

基于FPGA的LED显示屏逐点检测系统的设计与实现

论述了LED显示屏逐点检测系统的工作原理,主要包括带侦测功能的LED驱动芯片的侦测原理、错误侦测数据的读取以及数据的传输.介绍了一种基于FPGA+MCU的LED显示屏逐点检测系统的实现方案,详细阐述了该系统是如何接收错误侦测数据以及把该数据存到SRAM中,再根据上位机的请求把侦测数据传送给上位机;分析了FPGA内部各功能模块和其他电路模块的作用及工作过程.     

移动通信中的数据传输模块设计

本文详细介绍了一种实用性强，实现简单可靠的数传模块。它的任务是将接收到的串行数据从一台设备通过电台准确地发送到另一台设备。     

基于AT89C51单片机的RS232串行数据截取器设计

为了实现对RS 232串行通信数据的截取,给出了基于AT89C51单片机的设计方案。系统利用GM8123芯片将单片机的1个串口扩展成为3个串口,采用MAX232芯片实现RS 232电平与TTL电平之间的相互转换,单片机通过串行口截取通信数据并对数据进行处理,处理后的数据再通过串行口发送到上位机进行显示。该系统具有两种工作模式,模式1实现对通信数据的实时截取,模式2是采用存储转发原理,截取器可以脱离上位机而工作。     

应用于低频无源RFID的低成本2 kbit EEPROM

基于350 nm 2-poly 3-metal EEPROM工艺，设计了一种应用于低频无源RFID的低成本2 kbit EEPROM存储器。在保证存储容量能满足大多数使用场景的情况下，通过优化Dickson电荷泵和读出电路的结构，实现电路版图面积的最小化，从而对整体电路实现低成本设计。优化后的Dickson电荷泵能实现10μs内从3.3 V到16 V的稳定升压，且功耗为334μW;读出电路基于检测NCG器件阈值电压的方式实现存储逻辑值的判别，该方法不需要能提供高精度电流的基准电路和具有高增益的灵敏放大器，有效降低了整体电路的面积。低成本2 kbit EEPROM的工作电压为3.3 V,能实现32位并行输入和1位串行输出，芯片总面积仅为0.14 mm²,有效降低了低频无源RFID设计复杂度和制造成本。