全耗尽SOI MOSFET及CMOS／SOI电路的研究

采用ＳＩＭＯＸ材料，研制了一种全耗尽ＣＭＯＳ／ＳＯＩ模拟开关电路，研究了全耗尽ＳＯＩ ＭＯＳ场效应晶体管的阈值电压与背栅偏置的依赖关系，对漏源击穿的Ｓｎａｐｂａｃｋ特性进行分析，介绍了薄层ＣＭＯＳ／ＳＩＭＯＸ制作工艺，给出了全耗尽ＣＭＯＳ／ＳＯＩ电路的测试结果。     

全耗尽CMOS／SOI技术的研究进展

ＳＯＩ材料技术的成熟，为功耗低，抗干扰能力强，集成度高，速度快的ＣＭＯＳ／ＳＯＩ器件的研制提供了条件，分析比较了ＣＭＯＳ／ＳＯＩ器件与体硅器件的差异，介绍了国外薄膜全耗尽ＳＯＩ技术的发展和北京大学微电子所的研究成果。     

低压低功耗集成电路：SOI技术的新机遇

就热载流于效应、软失效、体效应及寄生电容等问题将薄膜全耗尽ＣＭＯＳ／ＳＯＩ器件与体硅ＣＭＯＳ器件的进行比较。并阐述薄膜全耗尽ＣＭＯＳ／ＳＯＩ技术是低压低功耗集成电路的理想技术。     

1．5μm全耗尽CMOS／SIMOX门阵列的研制

本文介绍了可用于高速、高性能抗辐照专用集成电路设计的１．５μｍ薄膜全耗尽ＣＭＯＳ／ＳＩＭＯＸ门阵列母版的研制．较为详细地讨论了ＣＭＯＳ／ＳＩＭＯＸ门阵列基本阵列单元、输入／输出单元、单元库的设计技术以及１．５μｍＣＭＯＳ／ＳＩＭＯＸ门阵列工艺开发过程．该门阵列在５Ｖ电源电压时的单级门延迟时间仅为４３０ｐｓ．     

全耗尽CMOS／SIMOX器件研制

在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。５Ｖ时，例相器的平均延迟时间达６ｎｓ。     

短沟道CMOS／SIMOX器件及电路的辐照特性研究

利用薄膜全耗尽ＣＭＯＳ／ＳＯＩ工艺成功地研制了沟道长度为１．０μｍ的薄膜抗辐照ＳＩＭＯＸＭＯＳＦＥＴ、ＣＭＯＳ／ＳＩＭＯＸ反相器和环振电路，Ｎ和ＰＭＯＳＦＥＴ在辐照剂量分别为３ｘ１０５ｒａｄ（Ｓｉ）和７ｘ１０５ｒａｄ（Ｓｉ）时的阈值电压漂移均小于１Ｖ，１９级ＣＭＯＳ／ＳＩＭＯＸ环振经过５ｘ１０５ｒａｄ（Ｓｉ）剂量的电离辐照后仍能正常工作，其门延迟时间由辐照前的２３７ｐｓ变为３２８ｐｓ。     

短沟道CMOS／SIMOX器件与电路的制造

本文简要介绍短沟道ＣＭＯＳ／ＳＩＭＯＸ器件与电路的研制。在自制的ＳＩＭＯＸ材料上成功地制出了沟道长度为１．０μｍ的高性能全耗尽ＳＩＭＯＸ器件和１９级ＣＭＯＳ环形振荡器。Ｎ管和Ｐ管的泄漏电流均小于１×１０－１２Ａ／μｍ，在电源电压为５Ｖ时环振电路的门延迟时间为２８０ｐｓ。     

适于器件及电路分析的全耗尽短沟道LDD／LDSSOI MOSFET器件模型

本文系统描述了全耗尽短沟道ＬＤＤ／ＬＤＳＳＯＩＭＯＳＦＥＴ器件模型的电压电压特性。该模型扩展了我们原有的薄膜全耗尽ＳＯＩＭＯＳＦＥＴ模型，文中着重分析了器件进入饱和区后出现的沟道长度调制效应，及由于ＬＤＤ／ＬＤＳ区的存在对本征ＭＯＳ器件电流特性的影响。     

CMOS／SOI的高温特性分析

采用ＳＩＭＯＸ和ＢＥＳＯＩ材料制作了ＣＭＯＳ倒相器电路，在２５￣２００℃的不同温度下测量了ＰＭＯＳ和ＮＭＯＳ的亚阈特性曲线，实验结果显示，薄膜全耗尽ＩＭＯＸ器件的阈值电压和泄漏电流随温度的变化小于厚膜ＢＥＳＯＩ器件。     

高质量栅氧化层的制备及其辐照特性研究

通过大量工艺实验开发了采用低温Ｈ２－Ｏ２合成氧化方法制备薄栅氧化层的工艺技术,得到了性能优良的薄栅氧化层,对于厚度为３０ｎｍ的栅氧化层,其平均击穿电压为３０Ｖ,Ｓｉ／ＳｉＯ２界面态密度小于３．５×１０１０ｃｍ－２．该工艺现已成功地应用于薄膜全耗尽ＣＭＯＳ／ＳＯＩ工艺中．同时还开展了采用低温Ｈ２－Ｏ２薄栅氧化工艺制备的全耗尽ＣＭＯＳ／ＳＯＩ器件的抗总剂量辐照特性研究,采用低温Ｈ２－Ｏ２合成氧化方法制备的ＳＯＩ器件的抗辐照特性明显优于采用常规干氧氧化方法制备的器件,Ｈ２－Ｏ２低温氧化工艺是制备抗核加固ＣＭＯＳ     

硅膜厚度和背栅对SIMOX／SOI薄膜全耗尽MOSFET特性影响的研究

本文报道了薄膜ＳＩＭＯＸ／ＳＯＩ材料上全耗尽ＭＯＳＦＥＴ的制备情况，并对不同硅膜厚度和不同背面栅压下的器件特性进行了分析和比较．实验结果表明，全耗尽器件完全消除了＂Ｋｉｎｋ＂效应，低场电子迁移率典型值为６２０ｃｍ２／Ｖ·ｓ，空穴迁移率为２１０ｃｍ２／Ｖ·ｓ，泄漏电流低于１０－１２Ａ；随着硅膜厚度的减簿，器件的驱动电流明显增加，亚阈值特性得到改善；全耗尽器件正、背栅之间有强烈的耦合作用，背表面状况可以对器件特性产生明显影响．该工作为以后薄膜全耗尽ＳＩＭＯＸ／ＳＯＩ电路的研制与分析奠定了基础．     

薄膜全耗尽SOI门阵列电路设计与实现

在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５ｕｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延误时间在５Ｖ时为４３０ｐｓ。     

自对准硅化物CMOS／SOI技术研究

在ＣＭＯＳ／ＳＩＭＯＸＳＯＩ电路制作中引入了自对准钴（Ｃｏ）硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩＭＯＳＦＥＴ单管特性和ＣＭＯＳ／ＳＯＩ电路速度性能的影响．实验表明，采用ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和方块电阻，改善单管的输出特性，降低ＣＭＯＳ／ＳＯＩ环振电路门延迟时间，提高ＣＭＯＳ／ＳＯＩ电路的速度特性．     

自对准硅化物SOI／CMOS技术研究

在ＳＯＩ／ＣＭＯＳ电路制作中引入了自对准钴硅化物（ＳＡＬＩＣＩＤＥ）技术，研究了ＳＡＬＩＣＩＤＥ工艺对ＳＯＩ／ＭＯＳＦＥＴ单管特性和ＳＯＩ／ＣＭＯＳ电路速度性能的影响。实验表明，ＳＡＬＩＣＩＤＥ技术能有效地减小ＭＯＳＦＥＴ栅、源、漏电极的寄生接触电阻和薄层电阻，改善单管的输出特性，降低ＳＯＩ／ＣＭＯＳ环振电路门延迟时间，提高ＳＯＩ／ＣＭＯＳ电路的速度特性。     

凹陷沟道SOI器件的实验研究

本文较为详细地描述了凹陷沟道ＳＯＩ器件的结构和工艺制造技术，采用凹陷沟道技术制备的ＳＯＩ器件的性能明显优于常规厚膜部分耗尽和常规薄膜全耗尽ＳＯＩ器件的性能．采用该技术已成功地研制出沟道区硅膜厚度为７０ｎｍ、源漏区硅膜厚度为１６０ｎｍ、有效沟道长度为０．１５～４．０μｍ的高性能凹陷沟道ＳＯＩＭＯＳＦＥＴ，它与常规薄膜全耗尽ＳＯＩＭＯＳＦＥＴ相比，跨导及饱和漏电流分别提高了约４０％．     

双多晶硅栅SOI MOS器件的研究

采用多晶硅栅全耗尽ＣＭＯＳ／ＳＩＭＯＸ工艺成功研制出多晶硅栅器件,其中Ｎ＋栅ＮＭＯＳ管的阈值电压为０．４５Ｖ,Ｐ＋栅ＰＭＯＳ管的阈值电压为－０．２２Ｖ,在１Ｖ和５Ｖ电源电压下多晶硅栅环振电路的单级门延迟时间分别为１．７ｎｓ和３５０ｐｓ,双多晶硅栅ＳＯＩ技术将是低压集成电路的一种较好选择。     

薄膜全耗尽SIMOX／SOIMOSFET中单晶体管Latch引起的器件性能蜕变实验研究

本文对ＳＩＭＯＸ／ＳＯＩ全耗尽Ｎ沟ＭＯＳＦＥＴ中单晶体管Ｌａｔｃｈ状态对器件性能的影响进行了实验研究．实验结果表明，短时间的Ｌａｔｃｈ条件下的电应力冲击便可使全耗尽器件特性产生明显蜕变．蜕变原因主要是Ｌａｔｃｈ期间大量热电子注入到背栅氧化层中形成了电子陷阱电荷（主要分布在漏端附近）所致．文章还对经过Ｌａｔｃｈ应力后，全耗尽ＳＯＩ器件在其他应力条件下的蜕变特性进行了分析．     

短沟道CMOS／SOI器件加固技术研究

通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗辐照特性，重点分析了Ｈ２－Ｏ２合成氧化和低温干氧氧化形成的薄栅氧化层、ＣｏＳｉ２／多晶硅复合栅和多晶硅栅以及环形栅和条形栅对ＣＭＯＳ／ＳＩＭＯＸ器件辐照特性的影响，最后得到了薄膜短沟道ＣＭＯＳ／ＳＩＭＯＸ器件的抗核加固方案．     

ISO／IEC MPEG—2先进音频编码（一）

在对兼容性没有任何要求的条件下，ＩＳＯ／ＩＥＣＭＰＥＧ－２先进音频编码（ＡＡＣ）系统使ＩＳＯ／ＩＥＣＭＰＧＥ－２编码具有最好的音频质量，叙述了ＡＡＣ系统（ＩＳＯ／ＩＥＣ１３８１８－７）的主要特点，ＭＰＥＧ－２ＡＡＣ把高分辨率滤波器组，预测技术，霍夫曼编码的编码效率和其他功能结合在一起，可以在数据率可变的情况下，传输品质极高的音频。     

CMOS／SOI电路模拟与参数提取

ＳＯＩ－ＭＯＳＦＥＴ主要模型参数得一致的提取，因而该模型嵌入ＳＰＩＣＥ后能保证ＣＭＯＳ／ＳＯＩ电路的正确模拟工作，从ＣＭＯＳ／ＳＯＩ器件和环振电路的模拟结果和实验结果看，两者符合得较好，说明我们所采用的ＳＯＩ ＭＯＳＦＥＴ器件模型及其参数提取都是成功的。