GeSiMOSFET的纵向结构对器件性能的影响

为了研究器件参数对GeSi MOSFET器件性能的影响,本文在建立一个简单的GeSi MOSFET的器件模型的基础上,对GeSi MOSFET的纵向结构进行了系统的理论分析.确定了纵向结构的CAP层厚度、沟道层载流子面密度、DELTA掺杂浓度以及量子阱阱深之间的关系,得出了阈值电压与DELTA掺杂浓度、栅氧化层厚度及CAP层厚度之间的关系,还得出了栅压与沟道载流子面密度、栅氧化层厚度及CAP层厚度之间的关系.并且在此基础上得出了一些有意义的结果.为了更细致、精确地进行分析,我们分别对GeSi PMOSFET和GeSi NMOSFET在MEDICI上做了模拟.     

应变Si1-xGex沟道PMOSFET空穴局域化研究

为充分利用应变 Si Ge材料相对于 Si较高的空穴迁移率 ,研究了 Si/Si Ge/Si PMOSFET中垂直结构和参数同沟道开启及空穴分布之间的依赖关系。在理论分析的基础上 ,以数值模拟为手段 ,研究了栅氧化层厚度、Si帽层厚度、Si Ge层 Ge组分及厚度、缓冲层厚度及衬底掺杂浓度对阈值电压、交越电压和空穴分布的影响与作用 ,特别强调了 δ掺杂的意义。模拟和分析表明 ,栅氧化层厚度、Si帽层厚度、Si Ge层 Ge组分、衬底掺杂浓度及 δ掺杂剂量是决定空穴分布的主要因素 ,而 Si Ge层厚度、缓冲层厚度和隔离层厚度对空穴分布并不敏感。最后总结了沟道反型及空穴分布随垂直结构及参数变化的一般规律 ,为优化器件设计提供了参考。     

GaN基HEMT器件结构设计及其性能仿真北大核心

利用Silvaco TCAD器件模拟软件研究了AlGaN/GaN高电子迁移率晶体管(HEMT)器件势垒层的厚度、沟道宽长比和掺杂浓度对器件的转移特性和跨导曲线的影响。结果表明,器件势垒层厚度的变化可以调节器件的电流开关比和开启电压,实现由耗尽型器件向增强型器件的转变;沟道宽长比的改变可以调节器件的开启电压,并且随着沟道宽长比的增加,栅极电压控制量子阱中二维电子气的能力增强;势垒层适量掺杂提高了输出电流,并且使跨导的峰值增大,但过度掺杂会造成器件不易关断情况出现。     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

绝缘层上Si/应变Si1-xGex/Si异质结p-MOSFET电学特性二维数值分析

对绝缘层上Si/应变Si1-xGex/Si异质结p-MOSFET电学特性进行二维数值分析,研究了该器件的阈值电压特性、转移特性、输出特性.模拟结果表明,随着应变Si1-xGex沟道层中的Ge组分增大,器件的阈值电压向正方向偏移,转移特性增强;当偏置条件一定时,漏源电流的增长幅度随着Ge组分的增大而减小;器件的输出特性呈现出较为明显的扭结现象.     

栅下双异质结增强型AlGaN/GaN HEMT

为获得更高的阈值电压,提出了一种新型栅下双异质结增强型AlGaN/GaN高电子迁移率晶体管(HEMT).使用双异质结电荷控制模型分析了基本机理,推导了阈值电压表达式.仿真结果表明,器件阈值电压与调制层Al组分呈线性关系.当调制层Al组分小于势垒层时,阈值电压增大,反之减小.调制层厚度可加大这种调制作用.当调制层Al组分...     

电子辐照深亚微米MOS晶体管的总剂量效应

为了研究电子辐照导致CCD参数退化的损伤机理,以及CCD内不同沟道宽长比的NMOSFET的辐射效应,将与CCD同时流片的两种不同沟道宽长比的深亚微米NMOSFET进行电子辐照实验。分析了电子辐照导致NMOSFET阈值电压和饱和电流退化的情况,以及器件的辐射损伤敏感性。实验结果表明,电子辐照导致两种NMOSFET器件的参数退化情况以及辐射损伤敏感性类似。导致器件参数退化的主要原因是界面陷阱电荷,同时氧化物陷阱电荷表现出了一定的竞争关系。实验结果为研究CCD电子辐照导致的辐射效应提供了基础数据支持。     

一种新的Halo掺杂圆柱围栅MOSFET阈值电压解析模型

通过在圆柱坐标系中精确求解泊松方程,建立了全新的Halo掺杂圆柱围栅MOSFET静电势,电场以及阈值电压的解析模型。与采用抛物线电势近似法得到的解析模型相比,当沟道半径远大于氧化层厚度时,新模型更为精确。模型还考虑了Halo区掺杂浓度、氧化层厚度以及沟道半径对器件阈值电压特性的影响。结果表明,采用中等程度的halo区掺杂浓度、较薄的栅氧化层以及较小的沟道半径可以有效改善器件的阈值电压特性。解析模型与三维数值模拟软件ISE所得结果高度吻合。     

金属栅薄膜全耗尽器件研究

实验并研究了采用金属栅工艺的全耗尽SOI MOS器件.采用LDD结构,以减小热载流子效应,防止漏击穿;采用突起的源漏区,以增加源漏区的厚度,并减小源漏区的串联电阻,以增强器件的电流驱动能力,降低寄生电阻,减小静态功耗.研究并分析了硅膜厚度对阈值电压和阈值电压漂移的影响,以及对本征栅电容和静态功耗的影响.与采用常规工艺的器件相比,提高了输出驱动电流,改善了器件的亚阈值特性,特别是在沟道掺杂浓度比较低的情况下,能得到非常合适的阈值电压.     

应变Si p-MOSFET电流特性研究

生长在弛豫SiGe层上的Si产生张应变,使载流子的迁移率显著提高,因此应变Si PMOSTET可以得到非常好的性能.在讨论分析了应变Si PMOSFET 的结构特性和器件物理的基础上,推导泊松方程求出解析的阈值电压模型,以及电流电压特性,和跨导等电学特性参数模型,并用MATLAB进行了模拟,与参考文献取得了一致的结果.此模型作为对PMOSFET进行模拟是非常有用的工具.     

GaAs/AlGaAs环形激光器的量子阱结构优化

为了研究量子阱结构对半导体环形激光器阈值电流的影响,从F-P腔激光器的振荡条件出发,分析了半导体环形激光器的阈值电流密度与量子阱结构参量的函数关系,并推导出最佳量子阱数的表达式。利用器件仿真软件ATLAS建立环形激光器的等效模型,仿真、分析了不同工作温度下,量子阱数、阱厚及势垒厚度对阈值电流的影响。结果表明,阈值电流随量子阱数和阱厚的增加先减小后增大,存在一组最佳值;在确定合适的量子阱数和阱厚后,相对较窄的势垒厚度有助于进一步降低阈值电流;采用GaAs/AlGaAs材料体系和器件结构,其最佳量子阱结构参量为M=3,dw=20nm及db=10nm。     

基于SiGe虚拟衬底的低场迁移率提升140%的应变Si沟道NMOS器件 Cui Wei(崔伟)1,2,Tang Zhaohuan(唐昭焕)2, Tan Kaizhou(谭开洲)2, Zhang Jing(张静)2,

本文研究了一种应变SiGe沟道的NMOS器件,通过调整硅帽层、SiGe缓冲层,沟道掺杂和Ge组分变化,并采用变能量硼注入形成P阱的方式,成功完成了应变NMOS器件的制作。测试结果表明应变的NMOS器件在低场(Vgs=3.5V, Vds=0.5V)条件下,迁移率极值提升了140%,而PMOS器件性能保持不变。文中对硅基应变增强机理进行了分析。并利用此NMOS器件研制了一款CMOS倒向器,倒向器特性良好, 没有漏电,高低电平转换正常。     

全耗尽SOI LDMOS阈值电压的解析模型

通过准二维的方法,求出了全耗尽SOILDMOS晶体管沟道耗尽区电势分布的表达式,并建立了相应的阈值电压模型。将计算结果与二维半导体器件模拟软件MEDICI的模拟结果相比较,两者误差较小,证明了本模型的正确性。从模型中可以容易地分析阈值电压与沟道浓度、长度、SOI硅膜层厚度以及栅氧化层厚度的关系,并且发现ΔVth与背栅压的大小无关。     

量子点发光器件的制备与仿真分析

为研究量子点发光器件结构与性能的关系,制备了以CdSe/ZnS量子点作为发光层、poly-TPD作为空穴传输层,Alq3作为电子传输层的量子点发光二极管,对器件结构及性能参数进行了表征,结果显示器件具有开启电压低、色纯度高等特点.结合测试数据,对量子点发光二极管进行了器件结构建模,利用隧穿模型及空间电荷限制电流模型对实验结果进行了分析,研究了器件中载流子的注入与传输机理.器件测试与仿真结果表明:各功能层厚度会影响载流子在量子点层的注入平衡,同时器件中载流子的注入与传输存在一转变电压,当外加电压低于转变电压时,器件中载流子的注入主要符合隧穿模型;当外加电压高于转变电压时,器件中载流子的注入主要符合空间电荷限制电流模型.研究结果验证了器件结构建模的合理性,可以利用仿真的方法进行器件结构优化并确定相关参数,这对器件性能的提高具有指导意义.     

Design calculations for submicron gate-length AlGaAs/GaAs modulation-doped FET structures using carrier saturation velocity/charge-control model

dc and small-signal ac characteristics of AlGaAs/GaAs modulation-doped FET's have been calculated by combining the conventional charge-control model with the carrier velocity saturation concept in realistic submicron gate structures. For the desired threshold voltage and the maximum gate voltage swing, the designer basically selects the thickness of the n-AlGaAs layer, for the preferred doping concentration, from the design graphs provided. Representative theoretical I/V characteristics and saturation current and transconductance versus gate voltage graphs are presented for the 0.25 μm and 0.8 μm gate-length structures with and without the presence of source and drain series resistances.     

An accurate two-dimensional CAD-oriented model of retrograde doped MOSFETs for improved short channel performance

An analytical CAD-oriented model for short channel threshold voltage of retrograde doped MOSFETs is developed. The model is extended to evaluate the drain induced barrier lowering parameter (R) and gradient of threshold voltage. The dependence of short channel threshold voltage and R on thickness of lightly doped layer (d) has also been analyzed in detail. It is shown that a retrograde doping profile reduces short channel effects to a considerable extent. A technique is developed to optimize the device parameters for minimizing short channel effects. The results so obtained are in close proximity with published data.