排序方式： 共有16条查询结果，搜索用时 156 毫秒
1.
利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。 相似文献
2.
研究了深亚微米PD和FD SOI MOS器件遭受热截流子效应(HCE)后引起的器件参数退化的主要差异及其特点，提出了相应的物理机制，以解释这种特性。测量了在不同应力条件下最大线性区跨导退化和闽值电压漂移，研究了应力Vg对HCE退化的影响，并分别预测了这两种器件的寿命，提出了10年寿命的0．3μm沟长的PD和FD SOI MOS器件所能承受的最大漏偏压。 相似文献
3.
利用自己设计的适合深亚微米SOIMOS器件模型及SPICE电路模拟程序，详细分析了小尺寸SOI器件的阈值电压，饱和漏电流，电导，跨导等与工艺参数的关系，通过大量的模拟，计算，我们提出了小尺寸FD SOIMOSFET的设计方案，并根据该方案研制出性能优良的沟道长度为0.2 μm的SOIMOS器件。 相似文献
4.
分析 Web Gis和中间件的概念和特点 ,提出一种基于 Web Gis的网络分析中间件开发方案。即用丰富多样的外部接口来保证中间件的适应性 ,从细化内部功能、合理设计组件接口来构造分工细致、协作灵活的组件包 ,利用优化的 dijkstra算法克服 Gis数据量庞大而带来的问题 ,利用 XML 方便数据通信 相似文献
5.
分析并模拟了SOINMOSFET的电源电压、工艺参数、沟道长度等对器件内部电场的影响，并对器件的低压热载流子效应进行实验测试，得到了不同应力条件下最大线性区跨导和阈值电压的退化结果，以及器件尺寸对这种退化的影响。并实验测试了一个SOINMOS器件电流电压特性的应力退化。 相似文献
6.
利用0．35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术（SOI）互补金属氧化物半导体（FD SOI CMOS）器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源／漏（LDD）结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应（SCE）和漏感应势垒降低效应（DIBL）;突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。 相似文献
7.
当器件尺寸进入深亚微米后，SOI MOS集成电路中的N沟和P沟器件的热载流子效应引起的器件退化已不能忽视。通过分别测量这两种器件的跨导、阈值电压等参数的退化与应力条件的关系，分析了这两种器件的退化规律，对这两种器件的热载流子退化机制提出了合理的解释。并模拟了在最坏应力条件下，最大线性区跨导Gmmax退化与漏偏压应力Vd的关系，说明不同沟长的器件在它们的最大漏偏压以下时，能使Gmmax的退化小于10％。 相似文献
8.
在Internet日益普及的今天,Web应用也渗透到人们工作和生活的角角落落,ASP是微软提供的Web应用开发平台,ASP网络应用开发者经常面临不确定动态数据如何管理的问题.本文结合实例给出了一种处理方法,并对动态脚本中涉及的几个容易搞混的概念进行了比较分析.尽管Web应用开发平台无需网络应用开发者费心,但在具体应用开发过程中遇到的不确定动态复杂问题,仍然需要深思. 相似文献
9.
适合ULSI的深亚微米SOIMOSFET研究 总被引：1，自引：0，他引：1
文章通过对SOIMOSFET进行大量的模拟、计算，提出了一个新的SOIMOSFET模型，它计入了影响深亚微米器件工作的各种二级特理效应，该模型同时适用于数字电路和模拟电路的设计，模型计算结果与实际测试结果较吻合。 相似文献
10.
分析WebGis和中间件的概念和特点，提出一种基于WebGis的网络分析中间件开发方案。即用丰富多样的外部接口来保证中间件的适应性，从细化内部功能、合理设计组件接口来构造分工细致、协作灵活的组件包，利用优化的dijkstra算法克服Gis数据量庞大而带来的问题，利用XML方便数据通信。 相似文献
