基于MCP的快速光子计数成像系统的设计方案

通常基于MCP的阳极探测系统获得图像的速度受到噪声和信号处理速度的限制,影响了图像的时间分辨率和空间分辨率。介绍了一种快速光子计数成像探测器,使用的阳极结构避免了需要高信噪比的信号测量电路,及模拟信号到数字信号的转换,缩短了电子信号处理的时间,能有效提高图像质量。阳极面板依据格雷码编码方式划分区域,因此从微通道板出来的电子云在位敏阳极上的质心位置,由成对电极上的电荷比较值来确定,省略了由模拟信号变为数字信号的过程。所以对比较器的要求较高,要有高的运算速度,前端电子学具有高速、低噪、线性的特性。在此对快速光子计数成像系统提出了整体设计方案,并得到初步的实验结果,证实方案可行。     

楔条形阳极紫外探测器综述

基于楔条形阳极的紫外探测器能够探测到极微弱光情况下的单光子信息,并能够依靠电子读出系统实现探测目标的二维成像.本文介绍了楔条形阳极紫外探测器的发展,阐述了这类探测器工作原理,详细分析了探测系统的具体构成,最后总结了它的性能和应用前景.     

红外焦平面读出电路成像重影问题的分析

随着红外焦平面探测器广泛的应用,在实际成像中会出现一些新的问题。本文针对某款256×256规格的探测器成像出现重影问题,制定了相应的读出电路成像测试分析方案。从读出电路通道、主时钟频率、目标信号强度等方面全面分析该问题与读出电路的关系,并定位了重影问题的原因。     

基于SiC APD的日盲紫外单光子计数读出电路设计与应用

针对宽禁带半导体SiC APD紫外单光子探测器,本文提出了一种1×8线阵型单光子计数读出电路.根据光强条件并通过合适的时序控制,可选取固定门控或互补门控探测方式,实现宽动态范围紫外光子信号的探测计数.读出电路采用TSMC 0.18μm CMOS工艺制备,测试结果表明,读出电路具备单光子探测功能,性能与仿真分析预期结果吻合.最终,借助微动系统二维转台完成对日盲紫外单波长光子的探测与成像,实现对多个独立紫外光源的准确区分与目标定位.     

高性能TDI扫描式红外传感器读出电路研究

扫描式红外成像传感器在遥测遥感、卫星成像等远距离成像领域具有广泛的应用。为了缓解信噪比相对较低而影响图像质量的问题,提出了一种时间延时积分(TDI)型读出电路。该读出电路由电容跨阻放大器(CTIA)像素电路阵列、并行TDI电路、多路开关选择电路和输出缓冲器等组成。为实现对宽动态范围光电流的处理,CTIA电路设计有多档可选增益,且非线性度小于0.3%。该读出电路采用0.35 μm CMOS工艺设计与制造,芯片面积约为1.3 mm×20 mm,采用5 V电源时功耗小于60 mW。为了评估1024×3 TDI读出电路的功能,采用了对TDI输入端注入不同电压激励的方式进行测试,测试结果验证了所提出的设计方案。     

红外探测器高性能读出电路的研究

设计了一种高性能电容反馈跨阻放大器(CTIA)与相关双采样电路(CDS)相结合的红外探测器读出电路。该电路采用CTIA电路实现对微弱电流信号的高精度读出,并通过CDS电路抑制CTIA引入的固定模式噪声(FPN),最后采用失调校正技术减小CDS引入的失调,从而减小了噪声对电路的影响,提高了读出电路的精度。采用特许半导体(Chartered)0.35μm标准CMOS工艺对电路进行流片,测试结果表明:在20pA～10nA范围内该电路功能良好,读出精度可达10bit以上,线性度达97%,达到了设计要求。该读出电路可用于长线列及面阵结构红外探测系统。     

1280 × 1024，10 μm数字红外焦平面读出电路设计（特邀）

焦平面红外探测器的数字读出是其发展的一个重要方向,相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有诸多优势。数字红外焦平面探测器的核心在于数字读出电路。文中详细介绍了1280 × 1024, 10 μm数字焦平面读出电路的设计和实现。通过对读出电路的测试得到其噪声为157 μV,在50 Hz帧频下功耗为165 mW,列级固定图案噪声为0.1%。所设计的数字读出电路与短波红外探测器成功实现了倒装焊互连并完成了成像,所成图像清晰、细节丰富。测试结果和探测器成像效果表明,所设计的数字读出电路具有低噪声、高传输带宽、高抗干扰性等特点,有助于提升红外焦平面探测器的各项性能。     

面向QWIP焦平面阵列的快照模式低温读出电路

介绍了应用于GaAs/AlGaAs量子阱红外焦平面阵列的快照模式的低温读出电路的设计方法与测试结果。读出电路采用CTIA作为输入电路,提出在单元输入电路中引入内建电注入器件进行读出电路封装前测试。对读出电路的低温和低功耗进行了优化设计。基于该方法采用0.35um CMOS工艺设计制造了阵列尺寸为128×128的读出电路实验芯片。测试结果表明,读出电路能够在77K的温度下正常工作,功耗为35mW。该读出电路象元级的电荷容量为2.57×106电子,跨导系数为1.4×107Ω。分析表明,在3.3V电源电压下,当输出速率为10MHz时,实验芯片的非均匀性小于5%。     

高光谱成像用高帧频CMOS图像传感器北大核心

针对高帧频、全局曝光和光谱平坦等成像应用需求,设计了一款高光谱成像用CMOS图像传感器。其光敏元采用PN型光电二极管,读出电路采用5T像素结构。采用列读出电路以及高速多通道模拟信号并行读出的设计方案来获得低像素固定图像噪声(FPN)和非均匀性抑制。芯片采用ASMC 0.35μm三层金属两层多晶硅标准CMOS工艺流片,为了抑制光电二极管的光谱干涉效应,后续进行了光谱平坦化VAE特殊工艺,并对器件的光电性能进行了测试评估。电路测试结果符合理论设计预期,成像效果良好,像素具备积分可调和全局快门功能,最终实现的像素规模为512×256,像元尺寸为30μm×30μm,最大满阱电子为400 ke^(-),FPN小于0.2%,动态范围为72 dB,帧频为450 f/s,相邻10 nm波段范围内量子效率相差小于10%,可满足高光谱成像系统对CMOS成像器件的要求。     

SPAD阵列读出电路关键技术与发展趋势(特邀)

首先针对SPAD阵列读出电路的特点,将电路主要分成接口电路与信号处理电路两大部分,其次根据单光子雪崩光电探测器的阵列的不同应用场景,阐述了集成读出电路中核心电路模块设计的关键技术。分别从SPAD的接口电路设计、两种典型应用成像模式(光子计时、光子计数)中核心电路的设计方面,详细分析此类电路的关键技术以及国内外研究团队在此类电路的研究进展与存在的问题。最后根据目前国内外研究的进展情况,分析了SPAD阵列集成读出电路的发展趋势以及各类电路存在的设计重点与难点,为SPAD阵列读出电路的设计提供一些参考。     

微悬臂谐振传感器闭环接口和嵌入式频率电路

设计了谐振式微悬臂梁传感器闭环接口和嵌入式频率读出电路。首先,谐振式微悬臂梁传感器和接口电路组成闭环自激振荡系统。为了提高该闭环系统的频率稳定性和频率跟踪性能,引入具有无相差频率跟踪的锁相环电路,并设计放大移相电路以满足闭环自激振荡条件。该闭环系统的频率稳定性可达±0.1Hz,并且能够实时跟踪悬臂梁谐振频率的变化。此外,单独设计了嵌入式的频率读出电路,用于检测并显示悬臂梁的谐振频率。将悬臂梁传感器、接口电路和频率读出电路集成在一起,做出了小巧便携式样机,用该样机可成功探测到体积分数低至约几个10-9量级的DMMP气体。     

A snap-shot mode cryogenic readout circuit for QWIP IR FPAs

The design and measurement of a snap-shot mode cryogenic readout circuit (ROIC) for GaAs/AlGaAs QWIP FPAs was reported. CTIA input circuits with pixel level built-in electronic injection transistors were proposed to test the chip before assembly with a detector array. Design optimization techniques for cryogenic and low power are analyzed. An experimental ROIC chip of a 128 × 128 array was fabricated in 0.35μm CMOS technology. Measure-ments showed that the ROIC could operate at 77 K with low power dissipation of 35 mW. The chip has a pixel charge capacity of 2.57 × 10~6 electrons and transimpedance of 1.4 × 10~7 Ω. Measurements showed that the transimpedance non-uniformity was less than 5% with a 10 MHz readout speed and a 3.3 V supply voltage.     

背景暗电流抑制的红外探测器读出电路输入级设计

主要研究红外探测器读出电路的输入级设计,针对短波红外信号,电容反馈互导放大器型(CTIA)读出电路具有高注入效率的特点。本文设计了一种带有背景暗电流抑制的CTIA型读出电路输入级结构,该结构在77 K低温环境,大于300μs的长积分时间工作。探测器接收短波小信号,注入电流0~800 pA,与传统的CTIA型读出电路输入级相比,有效实现对背景暗电流的抑制作用,提供探测器偏压的稳定度提高93.2%,同时,积分线性度达到99.97%,具有良好的积分均匀性、灵敏度和动态范围。     

红外焦平面读出电路技术及发展趋势

从红外焦平面技术的发展背景出发,论述了读出电路在红外焦平面信号传输中的作用并介绍其基本框图,讨论了CCD读出电路和CMOS读出电路各自的特点,并分析了国内外红外焦平面读出电路的现状,最后提出了红外焦平面阵列读出电路今后的研究方向.     

抑制背景电流的红外焦平面单元读出电路

随着非制冷红外焦平面阵列技术的发展,红外读出电路的设计变得越来越重要。设计了一种带有背景电流抑制功能的红外焦平面单元读出电路,该读出电路在改进后的第一代开关电流电路的基础上实现背景电流抑制功能。详细阐述了该系统电路的整体架构和工作原理,并用Spectre仿真软件实现了电路的仿真。结果表明该方案可以抑制背景电流,实现红外读出功能。     

铁电晶体管存储器的读出电路设计

通过对铁电晶体管电学特性分析,提出了铁电晶体管的仿真模型,并设计了一种新型单管(1T)结构的读出电路。通过此模型进行了仿真验证,并与传统双管(2T)结构的电流放大读出电路的仿真结果进行对比,结果表明,新型1T结构读出电路在读出速度,可靠性及电路结构大小等方面均有提高。     

A NEW CMOS READOUT CIRCUIT FOR VO2-BASED UNCOOLED FOCAL PLANE ARRAYS

A new CMOS readout circuit for VO₂-based uncooled FPAs is presented in this paper. The on-chip readout circuit consists of three major parts: An input circuit of BCDI structure, a column-shared integration circuit of CTIA structure, and a common CDS output circuit. The simple configuration of the input circuit makes it possible to operate more circuits in parallel, and increases the integration time and number of pixels, the column-shared integration circuit which is suitable for small pixel size provides low noise, high gain, a highly stable detector bias, and high photon current injection efficiency, and the common CDS output circuit is utilized to reduce or eliminate low-frequency noise of the readout circuit. An experimental readout chip for 50-μm-pitch 32×32 element VO₂-based uncooled FPAs has been fabricated. The measurement results of the fabricated readout chip have successfully verified its readout function and excellent performance.     

红外焦平面列级数字化技术北大核心CSCD

红外焦平面列级数字化技术是一种将模拟信号通过列级数字化技术最终实现读出电路数字信号输出的技术,不仅对外部的噪声具有很好的抗干扰能力,同时可以有效避免外部电子电路的非线性。由于不受像元面积限制及其优异的性能,列级数字化技术正在成为红外焦平面数字化技术一个重要的发展方向。本文主要介绍了主流的列级数字化技术。     

利用CMOS技术实现pH-ISFET传感器集成化的设计

在对离子敏场效应晶体管(ISFET)基本结构及电学特性分析的基础上,提出了一种基于CMOS技术实现ISFET与信号处理电路集成化的设计方法.模拟仿真的结果表明,所采用的ISFET/MOSFET"互补对"结构的信号读取电路形式能够抑制"温漂"和克服"硅衬底体效应"对器件测量灵敏度的影响,是一种适用于ISFET集成设计的信号读取方式.     

直接注入型IRFPA读出电路像素单元的研究

像素单元电路是读出电路的核心单元电路,其性能直接关系到整个焦平面成像的性能。文章从电路结构设计、注入效率的分析、电荷存储能力的分析、非线性的优化设计对直接注入型像素单元电路进行了研究。通过仿真,主要分析了像素单元电路中器件参数对注入效率的影响,以及积分电容对读出电路的电荷存储能力及非线性的影响。基于研究结果设计的读出电路采用了CSMC 0.5μm工艺进行流片验证,实测结果表明,电路具有较好的特性,芯片已成功应用于国内某研究所致冷型探测器组件中。