改进查找表译码算法在TPC中的应用研究

TPC(Turbo乘积码)是一种串行级联分组码,它采用简单的行列交织结构,不仅易于硬件实现,而且具有优异的纠错性能。为进一步降低TPC的译码延时,在研究TPC编译码原理的基础上,将改进查找表译码算法引入Chase算法,用于对测试序列的代数译码。以(31,21)BCH码作为TPC子码,仿真分析了TPC的译码性能,对测试序列分别采用传统的查找表算法和快速查找表算法后的TPC译码延时进行了比较。结果表明:相对传统的查找表译码算法,测试序列的代数译码采用新算法,可有效降低TPC的译码延时。     

一种低复杂度Turbo乘积码自适应Chase译码算法

针对Turbo乘积码(Turbo Product Codes, TPCs)中的译码问题,该文提出一种全新的低复杂度TPC自适应Chase迭代译码算法。与已有的报道不同,在译码过程中,新算法首先统计TPC码块内每一行(列)产生的代数译码后的备选序列与接收序列的相同最小欧氏距离的个数,然后根据统计结果,按照算法步骤调整译码所需的不可靠位数值。通过Monte Carlo仿真可验证,当TPC行列编码采用相同的扩展汉明码,且编码效率为0.879时,该算法与Pyndiah采用固定不可靠位数值迭代译码算法相比,在误码率BER为10-4处仅损失约0.08 dB的性能,但是译码平均复杂度降低可达到约40.4%。     

一种改进的Turbo乘积码译码算法

针对Turbo乘积码(TPC)译码复杂度高、运算量大的缺点,分析了一种改进的TPC译码算法。该算法以Chase迭代算法为基础,通过对错误图样重新排序产生新的测试序列,其伴随式可从前次伴随式的基础上修正一位得到,大大简化了计算步骤。在AWGN信道下对新算法进行了Matlab仿真,结果表明,改进的算法在保持译码性能基本不变的前提下,提高了译码速度,降低了译码复杂度。     

宽带移动通信中Turbo乘积码的仿真研究

推出了一种新型的纠错码——Turbo乘积码(TPC),描述了Turbo乘积码的编译码基本思想,详细地分析了TPC的Turbo软迭代译码的核心思想,并对AWGN信道和瑞利衰落信道下的TPC的译码性能做了仿真分析,从仿真结果可以看出,在高编码效率时,TPC不仅具有更高的码率,而且可以获得很好的误码率性能,所以乘积码的软迭代译码方案有很好的应用性,在未来的宽带移动通信中具有广阔的应用前景。     

一种交错并行高速TPC译码器的设计

Turbo乘积码(TPC)作为一种高码率编码在带限通信系统中有着广泛的应用,但是大多数TPC译码器存在结构复杂、资源消耗高、处理时延大的问题.为此,提出了一种交错并行流水线处理结构的译码器,并通过译码过程中测试序列的合理排序以及使用相关运算代替最小欧式距离计算等算法优化设计,简化了译码器的实现复杂度,现场可编程门阵列(FPGA)资源消耗相比传统设计降低了35%,提高了译码速度.在Xilinx公司的FPGA芯片XC5VSX95T上完成了译码器的硬件实现,达到80 Mbit/s的译码速度,通过增加子译码器个数还可进一步提升译码吞吐率.     

TPC非均匀迭代译码

Turbo乘积码(TPC)译码大多都采用整体迭代译码,也就是要等到全部码组接收完之后才开始迭代译码过程,这就相当一个串行过程。一般TPC码组都比较大,因此接收之后再迭代译码产生的时延是不可避免的。提出1种接收与迭代并行的非均匀迭代译码结构,可以使TPC在接收的同时就迭代译码,这样可以分担计算量,使每次迭代的平均计算量大约只有整体迭代计算量的一半。     

三维TPC译码器的设计及FPGA实现

Turbo乘积码（TPC）是一种性能优秀的纠错编码方法,它具有译码复杂度低、译码延时小等优点,且在低信噪比下可以获得近似最优的性能。介绍了基于Chase算法的三维TPC软输入软输出（SISO）迭代译码算法,提出了三维TPC译码器硬件设计方案并在FPGA芯片上进行了仿真和验证。测试结果表明,该译码器具有较高的纠错能力,满足移动通信误码率的要求。     

无线传输中短码长喷泉码的度分布优化算法

数字喷泉码是针对大规模网络数据分发而提出的一种新的信道编码方式。度分布是决定数字喷泉码译码性能的关键因素。为提高译码性能,针对应用于无线信道的喷泉码提出了一种度分布优化的算法。首先,根据理想孤子分布和鲁棒孤子分布产生度值序列,然后将该度值序列截短,在此基础上根据优化算法求解该序列中每个度值的最优概率,最后得到优化的度分布。仿真结果表明,本算法产生的度分布进行编译码产生的误码率低于鲁棒孤子分布和固定度分布,提高了译码性能。     

基于FPGA的TPC编译码器的设计与实现

Turbo乘积码(TPC)能够逼近Turbo卷积码的译码性能,同时复杂度低,且结构易于并行处理,为高速移动通信的数据传输解决了一项关键技术。文章设计了二维TPC的编译码器在FPGA上的开发结构,并在Altera公司的EP1C12芯片上实现了多种实用的编译码结构。     

Turbo乘积码仿真研究

Turbo codes译码算法的核心是软输入/软输出迭代译码,把这种思想应用于乘积码的译码中,得到了Turbo乘积码(TPC)迭代译码算法。介绍了基于扩展汉明码的乘积码的迭代译码算法,时该算法在AWGN信道中的译码性能进行了仿真。     

一种新型的卷积码混合译码算法

该文提出了一种级联的卷积码混合译码算法。该算法由两级译码实现,第1级采用置信传播(Belief-Propagation, BP)算法,而第2级采用修改的维特比译码(Modified Viterbi Decoding, MVD)算法。BP首先对接收序列进行预译码,并利用伴随式将译码输出的对数似然比值分为可靠的和不可靠的两类。不可靠的对数似然比值用接收符号取代,可靠的部分硬判决为编码符号,它们共同组成混合序列。随后,MVD对该混合序列作进一步纠错译码。仿真表明,与传统的维特比算法相比,所提出的混合译码算法的误码性能只有很小的损失,其译码平均复杂度在中高信噪比条件下有明显降低。     

基于FPGA的TPC编译码器设计与实现

介绍了Turbo乘积码(TPC)的编译码原理,并对TPC码字结构进行了分析。在高斯信道下给出了子码为扩展汉明码(64,57,4)的TPC码的误码率性能,并对编译码器的模块设计进行说明,同时采用Altera公司的EP2S180芯片完成了方案验证。结果表明,在系统时钟为100 MHz的情况下,译码时延约为44 μs,可较好地满足实时性需求。     

短波通信中的低复杂度时域均衡

提出了一种基于Chase算法的低复杂度时域均衡技术.首先通过传统的自适应均衡器获取软值,再利用Chase算法计算可信度找到不可靠位,同时构造测试序列,然后进行滑动窗搜索和逐比特译码.此算法在减小计算量的同时消除了译码时延,并且误码率逼近最大似然序列估计,实现了复杂度和性能的折衷.     

类卷积译码的容错解扰算法

针对自同步扰码系统的联合信源信道译码问题,本文将自同步扰码看作一种特殊的卷积编码,提出了类似卷积译码的软输入软输出(SISO)自同步去扰算法。该算法利用信源冗余更新扰码序列的外信息,在信道译码时作为先验信息进行译码,实现了自同步去扰与信道译码之间的软信息交互,充分利用了信源冗余信息,使得接收系统的性能得到了有效提升。仿真结果表明,在TPC编码条件下,当信源冗余度为70%时,联合信源信道译码的性能增益约为4.1dB。相比于单一纠错编码系统,当通信系统中存在自同步扰码时,联合信源信道译码具有更大的性能增益。      

Turbo乘积码技术及其性能研究

在分析Turbo乘积码的基本编译码原理的基础上,比较了未编码与编码后系统的差错性能,研究了选取不同分量码、不同迭代次数对TPC译码性能的影响。在不同迭代次数与分量码情况下,进行了仿真实验。仿真实验表明,在相同的差错性能条件下,采用TPC码能带来5~6 dB的编码增益。TPC译码算法简单,没有错误平层,硬件实现复杂度较小,是一种非常实用的信道编码方式。     

Turbo乘积码译码算法的简化

Chase算法是Turbo乘积码(TPC)软判决译码中常采用的算法之一。分析了传统Chase算法中寻找竞争码字对译码复杂度的影响,在此基础上提出了两种新的简化译码算法,省去了寻找竞争码字的过程。仿真结果表明,简化算法在基本保持传统Chase算法译码性能的基础上,降低了译码复杂度,提高了译码速度。     

一种改进的LDPC码低复杂度最小和算法

研究了低密度奇偶校验(Low-Density Parity-Check,LDPC)码的单最小值最小和(Single-Minimum Min-Sum,SMMS)算法,为了提高译码性能,在此基础上提出一种信道自适应可配置LDPC码最小和译码(Adaptive Configurable Min-Sum,ACMS)算法。ACMS算法在BP译码时的横向消息迭代更新过程中,LLR次小值用一个基于迭代次数的估算参数与最小值相加来取代,同时根据每次判决时的错误比特个数对不同信噪比下的估算参数进行动态修正。仿真结果表明,ACMS算法整体上提高了译码性能而仅增加少量复杂度。     

Turbo乘积码快速编码的FPGA实现

Turbo乘积码是一种性能卓越的前向纠错码,具有译码复杂度低,且在低信噪比时可以获得近似最优的性能。TPC编码的主要指标是时延,论文给出了一种基于FPGA的TPC编码方法,采用行列同时编码,编码时延小,复杂度低。     

基于Cyclic-2伪最大似然算法的Turbo乘积码在高速移动通信系统中的译码方法

采用扩展汉明码作为Turbo乘积码 (TPC)的子码时,与传统的Chase算法相比,Cyclic-2PML(循环 2伪最大似然)算法复杂度低。本文研究了基于该算法的TPC在高速移动通信系统中的译码方法,仿真比较了采用不同子码组合的TPC结合不同的调制方式在高斯信道和多径衰落信道中的性能。结果表明,以(32, 26, 4)扩展汉明码为子码的TPC,不仅具有较高的码率,同时可以获得更好的误比特率性能。     

使用边际信息降低复杂度的分阶统计软判决译码法

该文给出了在译码端使用边际信息缩小译码列表的算法，深入分析了边际信息缩减译码列表的原因，给出了基于移位寄存器序列的边际信息。相比于使用稳定信道传送边际信息的方法，其不使用额外的信道，不影响译码的性能与复杂度，更易于工程实现。最后改进传统分阶统计译码法，利用少量最可靠位作为边际信息，显著缩减译码列表。