600伏高压LDMOS的实现

综合利用RESURF技术、内场限环技术及双层浮空场板技术，充分降低高压LDMOS的表面电场，使用常规低压工艺，最终实现600伏高压LDMOS。本文介绍了此高压LDMOS的设计方法、器件结构、制造工艺和测试结果。     

具有单层浮空场板的高压LDMOS器件研究

通过器件仿真软件Silvaco对带单层浮空场板的高压LDMOS(Lateral Double-diffused MOSFET)器件进行了设计与优化。仿真结果表明:对于击穿电压为600 V的RESURF(reduced surface field)LDMOS器件,场板能够有效地优化器件表面电势分布,降低电场峰值,提高器件的击穿电压。其中场板的数量、长度等参数对高压RESURF-LDMOS器件的耐压有较大影响。并且场板结构增加了double RESURF器件P-top剂量的容差范围,影响了器件的导通电阻。     

有n埋层结构的1200V横向变掺杂双RESURF LDMOS研制

提出有n埋层的横向变掺杂双RESURF 新结构高压LDMOS器件.该结构器件与常规LDMOS相比,采用了相对较薄的外延层,使之与标准CMOS工艺的兼容性得到了改善.基于二维器件仿真软件MEDICI分析了n埋层的浓度、长度和p-降场层的杂质浓度分布对器件耐压的影响,并进行了器件和工艺的优化设计.在国内工艺生产线成功地研制出1200V高压LDMOS,并已用于1200V功率集成电路中.     

有n埋层结构的1200V横向变掺杂双RESURF LDMOS研制

提出有n埋层的横向变掺杂双RESURF 新结构高压LDMOS器件.该结构器件与常规LDMOS相比,采用了相对较薄的外延层,使之与标准CMOS工艺的兼容性得到了改善.基于二维器件仿真软件MEDICI分析了n埋层的浓度、长度和p－降场层的杂质浓度分布对器件耐压的影响,并进行了器件和工艺的优化设计.在国内工艺生产线成功地研制出1200V高压LDMOS,并已用于1200V功率集成电路中.     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

700V三层RESURF nLDMOS优化设计

提出了一种利用高能离子注入形成的700 V三层RESURF结构nLDMOS.与双RESURF结构漂移区表面注入形成P-top层不同,三层RESURF结构在漂移区内部形成P型埋层,漂移区表面保留一条N型导电通路,导通电阻有所降低.利用Sentaurus TCAD仿真软件,分析各参数对器件击穿电压和导通电阻的影响.与普通单RESURF和双RESURF结构相比,三层RESURF LDMOS器件的优值(FOM)得到提高,三种结构的优值之比为1∶1.75∶2.03.     

1200V MR D-RESURF LDMOS与BCD兼容工艺研究

提出具有p埋层的1200V多区双RESURF(MR D-RESURF) LDMOS, 在单RESURF(S-RESURF)结构的n漂移区表面引入多个p掺杂区,并在源区下引入p埋层,二者的附加场调制器件原来的场,以改善其场分布;同时由于电荷补偿,提高了漂移区n型杂质的浓度,降低了导通电阻.开发1200V高压BCD(BJT,CMOS,DMOS)兼容工艺,在标准CMOS工艺的基础上增加pn结对通隔离,用于形成DMOS器件D-RESURF的p-top注入两步工序,实现了BJT,CMOS与高压DMOS器件的单片集成.应用此工艺研制出一种BCD单片集成的功率半桥驱动电路,其中LDMOS,nMOS,pMOS,npn的耐压分别为1210,43.8,-27和76V.结果表明,此兼容工艺适用于高压领域的电路设计中.     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型.基于二维Poisson方程,获得了表面电势和电场分布解析表达式,给出了SOI的双级和单级RESURF条件统一判据,得到RESURF浓度优化区(DOR,doping optimal region),研究表明该判据和DOR还可用于其他单层或双层漂移区结构.根据此模型,对双级RESURF结构的降场机理和击穿特性进行了研究,并利用二维器件仿真器MEDICI进行了数值仿真.以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS.解析解、数值解和实验结果吻合得较好.     

SOI基双级RESURF二维解析模型

提出了SOI基双级RESURF二维解析模型．基于二维Poisson方程，获得了表面电势和电场分布解析表达式，给出了SOI的双级和单级RESURF条件统一判据，得到RESURF浓度优化区(DOR，doping optimal region）,研究表明该判据和DOR还可用于其他单层或双层漂移区结构．根据此模型，对双级RESURF结构的降场机理和击穿特性进行了研究，并利用二维器件仿真器MEDICI进行了数值仿真．以此为指导成功研制了耐压为560V和720V的双级RESURF高压SOI LDMOS．解析解、数值解和实验结果吻合得较好．     

具有高压互连线的多区双RESURF LDMOS击穿特性

对600V以上级具有高压互连线的多区双RESURF LDMOS击穿特性进行了实验研究,并对器件进行了二维、三维仿真分析.利用多区P-top降场层的结终端扩展作用以及圆形结构曲率效应的影响,增强具有高压互连线的横向高压器件漂移区耗尽,从而降低高压互连线对器件耐压的影响.实验与仿真结果表明,器件的击穿电压随着互连线宽度的减小而增加,并与P-top降场层浓度存在强的依赖关系,三维仿真结果与实验结果较吻合,而二维仿真并不能较好反映具有高压互连线的高压器件击穿特性.在不增加掩模版数、采用额外工艺步骤的条件下,具有30μm高压互连线宽度的多区双RESURF LDMOS击穿电压实验值为640V.所设计的高压互连器件结构可用于电平位移、高压结隔离终端,满足高压领域的电路设计需要.     

LDMOS 功率器件在固态雷达发射系统中应用研究与实践

介绍了LDMOS 功率器件的特性,通过与传统Si 功率器件相比较,LDMOS 器件具有低成本、高增益、高线性度、热稳定性好和高可靠性等特点,在固态雷达发射系统中有广阔的应用前景,本文对LDMOS 功率器件在固态雷达发射系统中应用进行理论分析,并利用LDMOS 功率器件设计制作了P 波段300W 功放组件,对LDMOS 功率放大组件进行性能测试,根据试验数据分析应用LDMOS 功率器件对固态雷达发射系统的影响。     

LDMOS模型设计及参数提取

近年来,LDMOS由于其漏极、栅极和源极都在芯片表面,易于和低压器件集成,因而被广泛应用到功率集成电路和射频领域,一直以来,高压LDMOS的建模是一个十分复杂的问题。文章通过分析高压LDMOS的结构和物理特性,得到高压LDMOS的准饱和特性、自热效应和漂移区的压控电阻特性,这些特性类似JFET的特性,从而建立了高压LDMOS器件的MOS+JFET新的电路模型。通过设计一套1.0μm 40V LDMOS的模型版,在CMOS工艺线上流片提取参数,实验结果表明该模型的解析值和实测值符合良好,而且还体现了LDMOS器件的固有特性。因而该种新模型的建立可以很好地指导LDMOS器件的工程应用。     

高压LDMOS器件ESD初始失效问题及其优化方向研究

研究了LDMOS在ESD放电过程中的机理及二次触发的现象,通过对LDMOS器件关键尺寸的优化设计与结构的改进,结合器件计算机辅助设计技术(TCAD)仿真、传输线脉冲(TLP)测试以及失效分析(FA)等手段,改善了其初始失效问题。同时大幅提升了LDMOS的ESD泄放能力,并进一步总结了LDMOS器件的ESD性能的优化方向。     

Modeling, analysis, and design of RF LDMOS devices usingharmonic-balance device simulation

This paper describes how device simulation may be used for the modeling, analysis, and design of radio-frequency (RF) laterally diffused metal-oxide-semiconductor (LDMOS) transistors. Improvements to device analysis needed to meet the requirements of RF devices are discussed. Key modeling regions of the LDMOS device are explored and important physical effects are characterized. The LDMOS model is compared to dc and small-signal ac measurements for calibration purposes. Using the calibrated model, large-signal accuracy is verified using harmonic distortion simulation, and intermodulation analysis. Predictive analysis and a study of the structure's parasitic components are also presented. Load-pull simulation is used to analyze matching network effects to determine the best choices for device impedance matching     

改进的RF-LDMOS小信号模型参数提取方法

准确地提取RF-LDMOS小信号模型参数对LDMOS大信号模型建模十分重要,而且好的小信号模型能很好地反映微波器件的性能。针对LDMOS提出了一种改进的小信号模型参数提取方法,此方法增加了测试结构的建模和参数提取,极大地方便了S参数曲线的拟合,而且对于测试版图的研究有一定的指导意义。由此方法提取的小信号模型与实验测试数据在0.1～8 GHz拟合的很好,并且准确地预测了器件的特征频率。该模型和方法能够很好的适用于LDMOS的L,S波段小信号建模和参数提取。     

The development of Ti silicide on poly gate structures with oxidized sidewall and application in a novel RF LDMOSFET

A novel gate structure is proposed with oxidized sidewall and Ti polycide on top for application in RF LDMOS devices. The fabrication process of the Ti polycide was reported in connection with the gate length and dry etch conditions of SiN covered on poly gate. The gate length dependence of the Ti polycide process was confirmed, and the oxidized sidewall further reduced the effective gate length by 0.2 μm, depending upon the oxidation conditions. The application of the Ti polycide process in the RF LDMOS devices has improved device performance with higher cutoff frequency and higher RF amplification gain.     

50～75 MHz 1200 W脉冲功率LDMOS器件的研制

分析了工作于甚高频(VHF)频段的千瓦级横向扩散金属氧化物半导体(LDMOS)器件的输出功率、漏极效率及功率增益等关键参数在设计时应考虑的因素,在此基础上,采用0.8 μm LDMOS工艺成功研制了一款工作于VHF频段的脉冲大功率硅LDMOS场效应晶体管(LDMOSFET).设计了用于50～ 75 MHz频带的宽带匹配电路.研制的器件击穿电压为130 V.在工作电压为50 V,工作脉宽为1 ms,占空比为30％的工作条件下测试得到,器件的带内输出功率大于1 200 W,功率增益大于20 dB,漏极效率大于65％,抗驻波比大于10∶1.     

Analytical compact modeling and statistical variability study of LDMOS

In this paper, we present an analytical IV model for high-voltage LDMOS. The model is surface potential based, and explicit calculation of the internal drain voltage is achieved by unified regional formulation of the drift resistance. High-voltage effects such as quasi-saturation and impact ionization are well captured. The compact model is verified with TCAD simulations and measurement data in all operating ranges. In addition, this model is utilized to study the statistical variability in LDMOS devices. Under the assumption of uncorrelated normal distribution of device parameters, variations in physical device parameters can be directly related to the variations in performance target variables with the aid of the compact model, which can be useful in device optimization.     

高耐压LDMOS用的高K薄膜湿法刻蚀研究

为了对横向双扩散MOSFET(LDMOS)器件所采用的锆钛酸铅(PZT)高介电常数(高K)薄膜进行微图形化,对湿法刻蚀过程中腐蚀液、光刻、刻蚀等工艺进行了优化研究,发现由BOE+HCl+HNO3+H2O+缓冲剂组成的腐蚀液刻蚀效果较好。刻蚀结果表明,所刻蚀薄膜的厚度约为600nm,最小线条宽度约为3μm,侧蚀比减小到1.07∶1,符合功率器件制备的尺度要求,由此所制备的LDMOS器件耐压提高了近2倍。     

基于表面电势的高压LDMOS晶体管直流模型改进

针对标准MOSFET的BSIM3和PSP模型在高压LDMOS建模上的不足,提出了基于PSP表面电势方程的改进高压LDMOS晶体管I-V模型.在研究过程中,使用Agilent系列直流测试设备及ICCAP参数提取软件和ADS仿真器对高压LDMOS晶体管进行数据采集及参数提取.在开放的PSP模型Verilog-A代码基础上完成改进代码的实现.最终的结果表明,采用改进后的模型,仿真曲线与测量的I-V曲线十分吻合,该模型大大提高了PSP I-V模型模拟高压LDMOS晶体管时的精确度,对于实用高压集成电路的设计和仿真有着重要意义.