仿生硬件在线进化技术研究

仿生硬件是一门新兴的研究领域,它提供了一种基于进化的电路设计新方法.目前,国内的研究主要以离线进化为主.介绍了仿生硬件的在线进化,给出了电路进化系统的硬件结构和软件流程.实例证明基于进化算法、JBits API和RC1000板卡实现硬件在线进化是可行的.     

基于S-Function的xPC目标环境下I/O板卡驱动开发

提出了xPC目标环境下采用C MEX S函数实现I/O板卡驱动的开发方法;采用xPC建立实时环境,通过反射内存卡组成实时网络,来实现控制系统的快速原型化和硬件在回路仿真测试,与传统的半物理仿真相比要快捷很多;与硬件设备实时通讯的I/O板卡是实现半物理实时仿真的基础;详细介绍了S-Function的编写、PCI总线的基本概念以及xPC环境下编写驱动的关键问题,在此基础上实现了ADLINK多功能DAQ板卡在xPC环境下的驱动开发;驱动测试结果表明,AD板卡和DA板卡都能稳定工作,通讯稳定,数据误差小,该方法具有较强的移植性和参考性。     

基于Handel—C的完全内部硬件进化设计

目前常规的EDA技术用于设计硬件电路时,存在着诸如硬件出现故障时不能自动修复,硬件缺乏自适应性等难以克服的困难.而硬件进化(Evolvable Hardware)具有自组织、自适应和自修复功能,能适应不同的环境要求和提高自身性能的特性.Handel-C是一种起源于ISO/ANSI-C的硬件设计描述语言,利用Handel-C可以复用大量成熟的C语言算法程序,并在FPGA上得以实现,真正做到了用软件方法来设计硬件.根据FPGA动态重构的特点,设计适合完全内部硬件进化的遗传算法和染色体解码器,以四选一数据选择器作为目标进化电路,并用Handel-C语言编程实现,最终在FP-GA上成功地实现了完全内部硬件进化电路.该设计的实现对有效缩短硬件进化的进化周期,提高进化电路的可靠性等有着非常重要的意义.     

硬件演化原理及实现方法研究

文章对基于Virtex系列FPGA的硬件外部演化技术进行了研究，对演化算法的流程进行了分析，介绍了演化硬件的概念、原理、JBits API软件以及Virtex器件结构。基于JBits软件，采用外部演化的方式对电路进行演化，并通过仿真实例证明了这种方法的有效性。     

一种可进化IP核的设计和实现

提出一种可进化IP核的设计和实现方法。这种IP核采用进化硬件的设计思想,将遗传算法运用于硬件电路的设计中,使电路能根据当前的环境自动进行内部电路的进化,从而生成最有效的电路,并能在普通的FPGA器件上实现。可进化IP核以HDL源代码的形式表示,与普通IP核的复用方式相同,可被综合到不同的目标可重构器件中去,大大减少了复杂系统的设计时间,提高了设计的利用率,是可进化硬件一个颇具潜力的发展方向。     

基于FPGA的数字电路进化设计与实现

针对目前演化硬件研究中的关键问题:电路的数学表示方法、遗传算法和快速重构硬件平台,文章建立了一个用于描述数字电路的电路网络演化模型;设计了矩阵组编码算子,改进了精英保留策略;最后基于虚拟可重构技术在FPGA中建立了一个适于演化操作的硬件平台,实现了数字电路的内部进化;实验结果验证了该模型的可行性与有效性,采用的矩阵组编码算子在(8,8,8,4)演化区域内显著提高了电路演化的速度,为演化硬件的进一步发展了提供新的方法。     

基于可进化硬件的容错技术及其原理

可进化硬件客错技术是一种模仿生物进化过程的容错方法。随着进化算法的发展和可编程器件的应用，现已成为世界各国容错计算技术领域新的研究方向。可进化硬件容错技术不是采用传统的静态冗余技术实现容错，而是利用可进化硬件本身固有的特性实现客错。本文重点论述了可进化硬件技术的两个基本要素，即进化算法和可编程器件；并分析了可进化硬件的容错原理和实现方法。     

适用于演化硬件的遗传算法

为提高演化硬件在演化过程中的收敛速度,实现复杂的演化硬件,研究以Xilinx公司的Virtex-5 Pro系列开发板作为硬件平台的基于SOPC的自演化系统.分析简单遗传算法与量子遗传算法对种群的适应度以及收敛速度的影响;实验中通过全加器电路和2位乘法器电路实现了自演化系统的验证.结合实例,对2种算法分别进行仿真,仿真结果表明,相对于标准遗传算法而言,量子遗传算法效率更高、更适应于进化复杂的大规模电路.     

改进差分进化算法辨识加药凝絮过程参数

针对标准差分进化算法收敛速度慢,容易陷入局部最优从而导致收敛精度不高的缺点,提出将DE/rand/1和DE/best/1线性加权相结合以及自适应重构交叉概率因子的改进差分进化算法.该算法中变异策略采用将DE/rand/1和DE/best/1通过线性模拟退火加权策略相结合,交叉因子则根据进化代数自适应重构,使得算法在初期重视全局搜索能力以找到全局最优可能解,后期重视局部收敛速度,以提高算法寻优能力和收敛速度.最后将该算法和其他改进差分进化算法用于城市供水水处理过程的加药凝絮参数辨识中,仿真结果表明,该算法相对于其他3种算法具有更快的收敛速度和更好的收敛精度,所得模型对检验数据的误差平方和很小,表明该模型准确可靠,为投药过程的前馈反馈控制和水厂的优化运行打下了良好基础,具有很好的实际意义.     

高速和资源节约型数据加密算法设计

介绍了3DES数据加密算法(DDA)的原理,针对利用FPGA硬件实现3DES算法,给出了一种可进化IP核的具体设计思想,采用可重构电路节省器件内部资源,并采用有限状态机设计技术从而实现数据高速安全传输。本设计是在ALTERA公司的Quartus II环境下实现的,并成功下载到支持电路部分重构的Xilinx Virtex II系列器件中的XC2V1500芯片中。     

用遗传算法实现逻辑函数的化简

在硬件设计中引入演化计算，在可编程逻辑器件上通过对基本硬件元器件进行演化而自动生成人工难以设计出的硬件结构，称为演化硬件设计。代数法和卡诺图法用来化简给定的逻辑函数，但它们难以化简规模很大的逻辑函数。这里用演化硬件设计方法实现了区别于传统的代数化简法和卡诺图化简法的一种新的对给定的某一逻辑函数进行化简的方法。实验表明演化硬件设计方法能够化简规模很大的逻辑函数。     

Evolvable hardware techniques for on-chip automated reconfiguration of programmable devices

While complete automated design is a harder problem than computer-assisted design, automated hardware reconfiguration is an even more challenging problem, because it needs to adjust to limited resources and various factors, such as noise and parasitic capacitance, a resistance and inductance. This paper presents some experimental results of on-chip automated design and reconfiguration using evolvable hardware techniques. It describes a stand-alone board level evolvable system, and its use to demonstrate on-chip synthesis of new circuits in only a few seconds. The experiments presented here indicate a recovery capability in the case of extreme environmental conditions, such as extreme temperatures, that adversely affect electronics. Some of the difficulties of dealing with the real hardware are exposed, as well as challenges more generally related to automated evolution of complex electronic systems.The work described in this paper was performed at the Center for Integrated Space Microsystems, Jet Propulsion Laboratory, California Institute of Technology and was sponsored by the Defense Advanced Research Projects Agency and by the National Aeronautics and Space Administration.     

基于演化硬件的在线自适应系统

随着演化硬件的兴起,其在电子电路自动设计、客错以及自适应等方面的优越性,使它有望成为突破传统电子系统设计瓶颈的新技术.在已有研究的基础之上,进一步探讨利用演化硬件技术实现电子系统的自适应性,提出了一个基于演化硬件技术的自适应系统模型,并通过在Xilinx Virtex-Ⅱ Pro (XC2VP20)FPGA芯片上的实验,表明了演化硬件技术是解决电子系统自适应性问题的一种可行方案.     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题,并对演化数字电路、模拟电路的设计进行了分析,说明演化算法在电路自动设计中是切实有效的。     

基于JBits的一种可重构数据处理系统可靠性研究

空间太阳望远镜(SST)是一颗对太阳进行观测的科学卫星,它使用FPGA芯片对每天采集的大量数据进行预处理.高昂的建造费用和恶劣的工作环境,确保SST数据的高可靠性成为一项艰巨任务.改进了常规TMR结构,提出一种基于配置数据的可重构硬件故障检测和修复方法,使用JBits工具简化对配置数据的各种操作.此结构和方法能及时检测到故障,通过硬件重构消除故障,提高系统可靠性.采用Markov过程理论对系统可靠性进行分析,结果表明可靠性可得到显著提高.     

Evolvable Reasoning Hardware: Its Prototyping and Performance Evaluation

In this paper, we propose evolvable reasoning hardware and its design methodology. In the proposed design methodology, case databases of each reasoning task are transformed into truth tables, which are evolved to extract rules behind the past cases through a genetic algorithm. Circuits for the evolvable reasoning hardware are synthesized from the evolved truth-tables. Parallelism in each task can be embedded directly in the circuits through the direct hardware implementation of the case databases. We developed the evolvable reasoning hardware prototype using Xilinx Virtex FPGA chips and applied it to the English-pronunciation-reasoning (EPR) task. The evolvable reasoning hardware for the EPR task was implemented with 270K gates, achieving an extremely high reasoning speed of less than 300 ns/phoneme. It also achieved a reasoning accuracy of 82.1% which is almost the same accuracy as NETTalk in neural networks and MBRTalk in parallel AI.     

基于EHW的可进化传感器的研究

为克服常规传感器对信号采集和处理的局限,探求了一种具有智能传感并自适应于外部环境的机理,将常规传感器和可进化硬件相结合,提出了一种可进化传感器的基本框架,介绍了基于遗传算法和可进化硬件原理的具有自适应能力和容错特性的可进化传感器的初步研究。     

硬件进化中演化算法的研究及应用

详细介绍了硬件进化的概念,硬件进化的原理与实现思想,遗传算法与蚁群算法动态融合的基本原理,融合后算法中遗传算法及蚁群算法规则.融合过程中遗传算法与蚁群算法动态衔接问题以及融合后的算法在硬件进化中的应用过程.最后,分析了通过该算法进化后硬件的进化应用前景.