光栅测量系统芯片后端物理设计与实现

阐述了一款光栅精密测量系统芯片“EYAS”的后端物理设计与实现。考虑到深亚微米工艺下的互连寄生效应，采用基于硅虚拟原型（SVP）的设计和迭代策略，以布线为中心，并适时进行全面的分析和迭代验证。采用“模拟IP”和改进的数模混合芯片设计流程，实现了模拟和数字部分的联合设计，保证了时序驱动下的持续收敛和可制造性。“EYAS”芯片采用HJTC 0．18μm工艺流片，并经板级测试成功；芯片工作频率为10MHz，正交信号采样率为1．25MHz，封装后芯片面积仅为1．5mm×2．0mm，各项功能正常稳定。以该芯片为控制内核，构建了光栅精密角度／位移测量系统，并应于火炮炮膛螺纹磨损度的精密测量。     

深亚微米下脉冲压缩芯片的物理设计实例

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模电路,在后端设计流程上要有新的方法.本文以应用于数字滤波的脉冲压缩芯片的物理设计为例,采用"模拟 IP "和改进的数模混合芯片设计流程,实现了模拟和数字部分的联合设计,保证了时序驱动下的持续收敛,并且详细介绍了布局规划、时钟树综合、时序优化及可靠性设计等关键步骤,可为其他类似的设计提供参考.     

SVP技术实现快速评估VLSI后端设计的研究

SVP是Cadence公司针对深亚、超深亚微米集成电路设计流程特点而提出的独有的专利技术，它可快速地评估后端设计。SVP同encounter其它工具一样采用同步优化技术，同一的时序分析引擎，因而可达到很高的设计预测。本文应用SVP技术，快速完成了一款600多万门SoC电路的design评估，结果表明，具有很高的效率和可靠性。     

基于后端流程的层次化物理设计方法的研究

本文通过使用物理设计工具Innovus对一款ARM的mpcore芯片分别进行展平式物理设计和层次化物理设计,对层次化物理设计方法进行了研究和分析。并使用了基于模拟模型(flex model)的层次化物理设计对流程进行优化。完成了芯片的物理设计的各个阶段并实现最终的时序收敛。通过对两种物理设计方法的设计总耗时的比较,说明了层次化物理设计在缩短设计周期上有明显优势。     

一种基于锁存器实现时序收敛的方法

扫描链测试,作为一种简单、高效的可测性设计方法,已经广泛应用于集成电路设计中。该方法可以有效地检测出电路制造过程中的缺陷和故障,从而降低芯片的测试成本。但是随着扫描链的插入,芯片物理设计中的时序收敛变得更加复杂,尤其是在扫描链测试的移位模式下,由于时钟偏移的存在,保持时间可能存在大量的时序违例。针对这种情况,本文首先介绍了扫描链测试的基本原理,分析了插入扫描链之后出现保持时间违例的原因,提出了一种基于锁存器的修复时序违例的方法,并详细阐述了对于不同边沿触发的触发器组如何选择相应的锁存器实现时序收敛。最后,将该方法应用于一款电力通信芯片的物理设计,快速、高效地实现了时序的收敛。     

H.264图像解码芯片的布局布线设计

集成电路工艺发展到深亚微米阶段,IC设计向高速、高复杂度方向发展,物理设计也要满足更加严格的要求.布局布线设计成为集成电路设计的一个关键步骤.本文以一个实际设计为例阐述了在集成电路EDA设计工具的辅助下布局布线的具体实现方法,通过对设计结果的分析,解决了布线拥塞、时序收敛以及信号完整性等问题.该芯片最后达到设计预定的性能指标并交付流片.     

电子产品面板控制芯片的后端设计

采用SOC Encounter基于华虹NEC 0.35 μm CZ6H 1P3AL工艺,进行电子产品面板控制芯片的版图设计。在版图设计过程中,采用时序驱动布局,同时限制布局密度达到良好的效果,利用时钟树自动综合和手动修改相结合,使时钟偏移尽可能少。并对在电源网络连接、布线时遇到的问题,提出解决办法。最终实现该芯片的物理设计,结果满足时序和制造工艺要求,并达到以下指标:工作频率12 MHz,芯片面积1.089 mm²,功耗为2.715 2 mW。     

基于MS-ECO的多模式多端角签收时序修复方法的研究

为了使现代超大规模数字芯片物理设计在签收阶段更快、更好地达到时序收敛,基于MS-ECO时序修复引擎,结合后端签收工具Tempus的精确度和后端实现工具Innovus的高效性,采用分布式多模式多端角时序分析,提出了一种跨平台签收阶段自动时序修复方法。在3个不同工艺的数字芯片上验证了该方法。结果表明,该方法平均能使时序违例路径减少86%,并使WNS降低72%,TNS降低89%。同时,该时序修复方法没有引入新的设计规则违例(DRV)。     

EDA技术在芯片设计中的发展与应用

EDA（Electronic Design Automatic）技术已成为电子系统设计和电子产品研制开发的有效工具。分析了EDA技术的发展过程、基本设计方法，并阐述了当今EDA工具在芯片设计过程中存在的问题，同时从硅虚拟原型（SVP）及可测试性技术（DFT）二个方面讨论了EDA技术应用的发展趋势。     

集成电路物理设计方法探究

随着工艺的不断发展,深亚微米IC物理设计给了我们很大的挑战,比如在时序收敛、电压降、串扰分析等方面带来的挑战。本文以一块高性能单片机芯片的后端设计流程为例,讲述在0.18μm工艺下后端设计过程中所遇到的问题,以及解决问题的新方案,克服了以往后端设计耗时长的缺陷,在短时间内完成了后端设计。     

现代通信系统软件可靠性设计技术

可靠性设计是现代通信系统可靠性保证体系的关键环节。根据通信系统软件可靠性设计的一些经验，阐述了在软件开发过程中几种常用的、提高现代通信系统软件可靠性的设计方法，满足软件的可靠性要求。     

A method for automatic design error location and correction in combinational logic circuits

We present a new diagnostic algorithm, based on backward-propagation, for localising design errors in combinational logic circuits. Three hypotheses are considered, that cover all single gate replacement and insertion errors. Diagnosis-oriented test patterns are generated in order to rapidly reduce the suspected area where the error lies. The originality of our method is the use of patterns which do not detect the error, in addition to detecting patterns. A theorem shows that, in favourable cases, only two patterns suffice to get a correction. We have implemented the test generation and diagnosis algorithms. Results obtained on benchmarks show that the error is always found, after the application of a small number of test patterns, with an execution time proportional to the circuit size. This work is partially supported by EUREKA “JESSI-AC3” project and the ESPRIT Basic Research Action CHARME Working Group #6018.     

现代军用通信设备结构设计新理念

科学技术在不断发展，军用通信设备结构设计的内涵也在不断丰富，时代在不断进步，人们对设备的审美要求越来越高，设计人员应顺应时代发展的潮流，积极吸收、采用新的设计理念。本文详细讨论了有关军用通信设备结构设计新理念的主要内容-创新设计、模块化设计、小型化设计、工业设计和超前设计。     

大型宽频固定式电子系统结构总体设计

不同于一般机动式雷达,某固定式电子系统频段更宽,天线口径更大,天线内设备日常维护量、维护范围更大,设备抗风指标要求更高;后端电子设备综合布置在若干大型机柜中,热流密度大,需考虑大型液冷机柜结构设计问题和机柜内部设备散热问题;设备工作在海边,需采取有效措施实现全机防护要求;系统要经历多阶段测试,需频繁转场至各工作场所工作,宜采取有效技术手段实现多阵地灵活架设。本文根据某类大型产品的研制经验,讨论了该类产品结构总体设计方法。     

MCM综合设计技术研究

鉴于目前MCM在各方面起着举足轻重的作用,本文着重研究了用于3D-MCM综合设计的技术,并提出一种理想的McM综合设计系统结构.     

浅谈系统设计在产品设计中的应用

当我们进入21世纪,计算机技术必不可少,计算机技术应用于产品设计,让设计更合理也更完美,最大程度上的符合产品的基本特征,计算机技术为产品设计与发展提供了平台,可以让产品设计的本质利用计算机技术挖掘出来,产品设计风格让人们的生活变得多姿多彩,产品设计是社会发展的重中之重,也是物质产品生产的必备程序之一。产品的优劣主要是由产品设计体现的,计算机使产品设计更加程序化、产业化,极大地丰富了产品物质。怎么样在现代社会中将计算机与产品设计相结合,并对产品设计进行更新与创新,是社会各界都在关注的问题。运用先进的科技,把计算机同产品设计相结合,才能够让计算机在产品设计中的应用发挥巨大的作用,从而丰富我们的工作和生活,让我们的物质生活更人性化、可持续化。     

基于检测10 kV电缆故障的高压脉冲信号发生器的设计与实现

首先介绍了检测电缆故障的方法及原理并介绍高压脉冲信号源的总体设计方案和组成部分.信号源硬件的主要器件为IGBT驱动模块VLA517和数码管液晶显示模块,设计并实现了信号源的电路功能.接下来简要介绍了所选用的单片机C8051F310的主要特性,并对于软件设计中使用的开发语言及开发环境进行了简要说明.本文的最后一部分内容是软件部分的设计,包括定时程序和数码管显示程序两部分.实验中验证了信号源软硬件设计方案的可行性和正确性.     

加固计算机用开关电源的可靠性设计

对加固计算机用开关电源的可靠性设计进行了系统的探讨。结合开关电源的原理．对影响其可靠性的因素和元器件的选用原则进行了阐述,着重分析了加固计算机用开关电源的可靠性设计：电应力设计、保护电路设计、热设计、电磁兼容性设计、安全性设计和三防设计。其目的在于提高加固计算机用开关电源的可靠性。     

利用PCB设计工具进行集成电路版图设计

如果EDA系统配置不全面,如何充分利用现有条件更好更快地完成集成电路的设计工作?本文介绍了我们利用PCB(印刷电路板)设计工具设计集成电路版图的方法,并以一个600门的数字电路为例加以说明。PCB设计与版图设计本是两种类型的工作,但在某些条件下,将它们结合在一起可以充分利用计算机资源高效率地完成设计工作。希望本文在集成电路设计方法及充分利用计算机资源方面起到抛砖引玉的作用。     

Temperature-Aware Task Allocation and Scheduling for Embedded Multiprocessor Systems-on-Chip (MPSoC) Design

Temperature affects not only the performance but also the power, reliability, and cost of the embedded system. This paper proposes a temperature-aware task allocation and scheduling algorithm for MPSoC embedded systems. Thermal-aware heuristics are developed, and a temperature-aware floorplanning tool is used to reduce the peak temperature and achieve a thermally even distribution while meeting real time constraints. The paper investigates both power-aware and thermal-aware approaches to the task allocation and scheduling. The experimental results show that the thermal-aware approach outperforms the power-aware schemes in terms of maximal and average temperature reductions. To the best of our knowledge, this is the first MPSoC task allocation and scheduling algorithm that takes temperature into consideration.

---