高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

三晶体管单元1024位500毫微秒MOS随机存取存储器

已经设计出一种作主存贮器用的半导体存贮阵列,对磁存贮工艺提出了强烈的经济竞争。本文提出的阵列是采用仅需4条互连引线的由三个最小几何尺寸MOS晶体管组成的新型高速动态存贮单元。单元集成为按512字×2位组织的带完整译码的1024位阵列。已经证明读周期或写周期为500毫微秒,存取时间为345毫微秒。在工作条件下,每位的平均功率损耗为200微瓦,每位的维持功率为30微瓦,每位的电池组功率为5微瓦。     

高性能单片存贮器

本文包括三篇译文: (1)“高性能单片存贮器”——介绍IBM360/85系统等应用的高速双极缓冲存贮器的系统考虑、逻辑型式以及外围电路和使用情况。 (2)“64位平面双扩散存贮器芯片”——介绍上述存贮器所用的双极存贮芯片、工艺结构,布线图形和器件性能。 (3)“一种新型高性能双极单片存贮单元”——介绍上述存贮器阵列单元的电路原理、工艺图形设计及性能参数。     

全晶体管磁心存贮器

最近曾对利用小铁氧体磁心作为存贮元件的中型高速磁心存贮器进行了一些工作。为了进行这项工作,必须对高重复频率下铁氧体磁心的性质进行厂泛的测试,共试验结果使得有可能建立一套应用线选择或电流重合法选择技术的准则。高速晶体管推动的存贮器中所采用的特殊小的铁氧体磁心的特性将在本文中加以讨论,同时也考虑了运用全晶体管方法时所引起的附属问题。     

电力电子集成模块的封装结构与互连方式的研究现状

分析了传统大功率电力电子器件普遍采用的封装结构和互连方式存在的问题,对目前电力电子集成模块的集成与封装技术进行了分类和比较,介绍了各种新型封装结构与互连方式的原理、结构和设计方法。     

微程序计算机高速存贮器三态逻辑

引言 微程序计算机设计者一直采用固态随机存取存贮器作为缓冲存贮器和用只读存贮器来存贮微指令和程序常数。由于TTL(晶体管-晶体管逻辑)集成电路速度快,经常选用这种电路。 TTL器件阵列通常通过与总线连接来简化数据传送结构并使系统组件化。为此,采用     

光盘存贮器浅释

一、概述光盘存贮器是继磁盘存贮器之后一种新型的激光信息存贮器装置。它是根据磁盘高速随机存取技术和激光的高记录密度特性而研制的。光盘存贮器尽管与磁盘存贮器有很大的差别,但它能很简单地以现有的磁盘存贮系统的设计为基础来进行设计。     

一个存贮访问控制器的设计

由于大型高速并行计算机系统的发展,对主存贮器的速度和容量的要求也越高。原在中小型计算机中,简单的存贮器控制已不适应大型机系统中对主存控制的需要。随着计算机系统结构,以中央处理机为中心发展到以主存贮器为中心来组织计算机,并业已采用LSI电路和半导体存贮器作主存,以分布式计算机概念来组织计算机系统的发展,存贮控制器,将用来作为协调和控制分散开的处理机的重要互连接口部件。特别是随着单片LSI微处理机,多处理机系统结构的发展,使存控部件将成为一个互连子系统,来     

一种高效的存贮信息保持系统

半导体随机存取存贮器RAM断电后,信息即消失.在工业控制机中为了将有用信息能够可靠地保存在存贮器RAM中,可采用后备电池作为存贮系统的备用电源,以维持存贮器中原有的信息.本文介绍一种适用于插件板并能终身免维护、体积小、成本低、性能可靠的存贮信息保持系统.该系统包括镍镉充电电池、电源充放电线路及存贮芯片.     

存贮管理模拟系统的设计与实现

本文给出了一种存贮管理模拟系统的设计与实现方法。该模拟系统的外部特性与真实系统基本一样。存贮分配算法采用首次适应法。用“拼接”和“搬家”技术来处理存贮器碎片。     

双极型半导体存贮电路

<正> 近十年来,半导体集成电路得到迅速发展,集成电路存贮器作为计算机的重要部分的存贮部件,尽管还处于幼年时期,但已占有显赫的地位。在电路研制和系统应用的研究方面都得到人们十分注意。从高速缓冲存贮器到大容量的主存贮器都在逐步采用。其主要特点是速度快,工艺简单,便于生产的自动化,有利于减轻工人的劳动强度。随着大规模集成电路的研制和工艺的逐步成熟,高速度、低功耗、高密度的半导体存贮器,     

低成本联想存贮器

本文描述两种高密度MOS联想存贮器单元的设计。第一种单元适合于数据管理应用,具有三种内部状态,包括不管(屏蔽)条件。第二种单元适合于并行处理应用,具有被选位写数的能力。两种单元都占用大约20密耳的硅片面积,允许在一个芯片上实现512位。采用可变电抗器自举作用来提高存贮结点电压以改进单元工作。对于使用相容的双极晶体管进行了讨论。     

CMOS集成电路及其应用

<正> 一、概述 1.CMOS电路——八十年代的集成电路在半导体集成电路发展过程中,MOS电路与双极型电路一直在激烈竞争而又相互促进。对于MOS电路来说,主要的薄弱环节在于速度,CMOS电路就是MOS与双极型竞争的一种必然产物。七十年代大规模集成电路发展过程中,NMOS工艺成了“优选工艺”。微处理器、随机存取存贮器和只读存贮器等等大都采用NMOS工艺。到了七十年代后期,在NMOS工艺的基础上,CMOS工艺逐步完善,因而在速度、集成度和微功耗方面不断地创造新的纪     

MAS-ROM-可以用电的方法重新编存程序的带译码器的只读存贮器

简介——本文对在芯片上进行X-Y矩阵译码的金属一氧化铝-硅(MAS)只读存贮器的电特性和可靠性进行评价。MAS只读存贮器利用栅绝缘物薄膜中的所谓电荷存贮现象,是可以反复用电编存程序和不易失信息的集成电路存贮器组件,其中一位存贮单元。仅由一个N沟道增强型MAS晶体管组成。有选择地从沟道注入电子使晶体管阀值电压增大,而在栅极外加大的负电压使阀值电压减小。可靠性试验表明长期衰减对时间呈对数依赖关系,在150℃栅压为+10伏下,每10年存贮时间的衰减斜率为0.7伏。 使用由一台中型计算机、一个命令输入键盘、一组舌簧开关板和一台存贮型阴极射线管图解输出装置组成的人-机相互会话操作系统,对MAS只读存贮器进行鉴定。为证明MAS只读存贮器是切实可行的,以一个4 K字节的只读存贮器系统作为一台小型计算机微程序存贮器的样机进行了评价,其取数和周期时间为150毫微秒。     

大容量随机存取磁环线存贮器的工程设计

在新存贮元件中,磁环綫看来已成为航空和中心存贮应用方面的重要竞争者。本文叙述一个由罗姆航空发展中心(Rome Air Deve-lopment Center)进行研制设计的存贮器,目的在于使磁环綫扩展到大容量存贮器领域的应用中。 基本存贮模型具有10~7位;机械封装能包     

双极型64×32位集成电路存贮器模型

一、引言随着计算技术和集成电路技术的发展,要求提供一种存取周期性短,读写速度快,使用方便灵活的存贮体能与运算部件的工作相匹配,作为慢速大容量存贮器的缓冲。目前双极集成电路存贮器已被广泛采用。我们和半导体器件研制单位的同志们一起,以毛主席的实践论为武器,通过大量试     

金属-氧化物-半导体场效应晶体管存贮器电路

金属-氢化物-半导体场效应晶体管(MOSFET)目前正广泛地应用于各种存贮器。存贮器的要求和金属-氧化物-半导体器件和工艺的特点导致出许多为此类应用的独特的电路。本文评论了存贮器系统的组织和设计考虑。举出了具体的电路例子进行分析,包括随机存取单元、移位寄存器、只读存贮电路和芯片上的外围电路;讨论了互补和非互补电路。     

金属-氮化物-氧化物-硅(MNOS)晶体管—特性和应用

氮化硅淀积技术的新进展,导致金属-氮化物-氧化物-硅(MNOS)集成电路工艺的出现,成为现有MOS工艺的另一选择和补充方案。有人提出将MNOS场效应晶体管用于逻辑电路(取代MOS晶体管)和永久性(nonvolatile)的存贮阵列。本文评论MNOS晶体管的特性和应用。提出一种统一的方法来表征稳定的接通电压MNOS晶体管和可变的接通电压MNOS晶体管。本文以MNOS结构中电荷输运和存贮的研究为基础。利用两层介质结构的物理参数描述和分析晶体管的不同工作方式。对晶体管工作的物理机构的分析应适用于晶体管结构的最佳化和各种数字集成电路应用的性能。制作了永久性半导体存贮阵列和永久性触发器证明了这些应用的可能性。     

100毫微秒周期时间的集成MOS晶体管联想存贮器系统

引言 自从采用MOS晶体管集成电路作为联想存贮器记忆单元的研究结果公布以来,128字每字48位的联想存贮器已经实验和设计。 本文讨论采用MOS晶体管工艺的全集成     

基于纳米铜烧结互连键合技术的研究进展

第三代半导体与功率器件的快速发展对封装互连技术提出了新的需求,纳米铜、银烧结互连技术因其优异的导电、导热、高温服役特性,成为近年来第三代半导体封装进一步突破的关键技术.其中,纳米铜相较于纳米银烧结具有明显的成本优势和更优异的抗电迁移性能,然而小尺寸铜纳米颗粒的制备、收集与抗氧化性都难以保证,影响了其低温烧结性能与存储、...