Virtual and physical address translation mechanism of interconnect network

Most of users are accustomed to utilizing virtual address in their parallel programs running at the scalable high-performance parallel computing systems. Therefore a virtual and physical address translation mechanism is necessary and crucial to bridge the hardware interface and software application. In this paper, a new virtual and physical translation mechanism is proposed, which includes an address validity checker, an address translation cache (ATC), a complete refresh scheme and many reliability designs. The ATC employs a large capacity embedded dynamic random access memory (eDRAM) to meet the high hit ratio requirement. It also can switch the cache and buffer mode to avoid the high latency of accessing the main memory outside. Many tests have been conducted on the real chip, which implements the address translation mechanism. The results show that the ATC has a high hit ratio while running the well-known benchmarks, and additionally demonstrates that the new high-performance mechanism is well designed.     

基于硬件可编程逻辑的SAT求解算法研究与进展

布尔可满足性SAT问题作为第一个被证明的NP完全问题,是计算机理论与应用的核心问题,有着重要的应用价值,因此近年来涌现了各种各样SAT求解器。但是,SAT求解器的运算效率始终是影响其应用的关键因素,所以利用硬件的高性能与并行性来加速SAT求解过程已成为验证领域的一个研究热点。归纳总结了在SAT求解过程中,利用硬件现场可编程门逻辑FPGA的并行性和灵活性加速求解过程的各种算法研究,着重总结分析了应用型SAT求解器的加速策略。通过对各种方法的深入分析,指出它们的优缺点,为未来的研究提供了思路。     

56 Gbps高速信号传输系统仿真验证设计

新一代高性能计算机的高速信号传输系统采用56 Gbps PAM4信号实现，传输通道跨越多块PCB板和多级连接器，信号完整性设计面临极大挑战。提出了面向全通道的56 Gbps高速信号传输系统仿真验证方案，通过板材参数校准、连接器参数测试、PCB布线模型提取，建立了更接近实际情况的复杂传输通道模型，并进行了全通道协同仿真实验。通过仿真实验与设计优化迭代，成功保障了56 Gbps PAM4高速信号的稳定可靠传输。     

基于不完全算法的并行FPGA SAT求解器

可满足性问题是计算机理论与应用的核心问题。在FPGA上提出了一个基于不完全算法的并行求解器pprobSAT+。使用多线程的策略来减少相关组件的等待时间,提高了求解器效率。此外,不同线程采用共用地址和子句信息的数据存储结构,以减少片上存储器的资源开销。当所有数据均存储在FPGA的片上存储器时,pprobSAT+求解器可以达到最佳性能。实验结果表明,相比于单线程的求解器,所提出的pprobSAT+求解器可获得超过2倍的加速比。     

基于一阶逻辑的可满足求解方法研究进展

基于命题逻辑的布尔可满足SAT存在描述能力弱、抽象层次低、求解复杂度高等问题,而基于一阶逻辑的可满足性模理论SMT采用高层建模语言,表达能力更强,更接近于字级设计,避免将问题转化到位级求解,在硬件RTL级验证、程序验证与实时系统验证等领域得到了广泛应用。针对近年来涌现的众多SMT求解方法,依据方法的求解方式进行了分类与对比。而后,对3种主流的求解方法Eager方法、Lazy方法和DPLL(T)方法的实现进行了概要介绍。最后,讨论了SMT求解方法当前所面临的主要挑战以及在SMT求解方面的一些研究成果,并对今后的研究进行了展望。     

BLDCM增量式光电编码器码盘损伤检测系统

直流无刷电机(BLDCM)兼有交流电机的结构简单和普通直流电机的高运行效率以及极佳调速性能等特点;尤其在精确定位的伺服系统中得到广泛应用.但在BLDCM高精度伺服定位中起着关键作用的光电编码器码盘在实际安装中常会因为操作不当而对其造成损伤,增大了电机产品的出厂故障率.介绍了基于FPGA设计的光电码盘损伤检测方案,可以快速准确地检测待测BLDCM光电编码器码盘的受损程度.     

X射线空气比释动能基准装置辐射场均匀野的研究

一、引言X射线辐射场均匀野的测量能够实现X射线主射束、光阑、快门、过滤片、定位装置同轴的调整,在参考平面得到一个均匀场,从而保证基准电离室和传递电离室定位于辐射野中心。根据辐射野不同均匀度下的尺寸,可以对基准或者传递电离室的定位准确度提出     

胶片扫描法对低能X射线标准辐射场的研究

采用胶片剂量计测量了低能X射线辐射装置距X射线光管焦斑不同距离辐射野的大小,得出在距离光管焦斑1 000 mm的参考面辐射野大小及均匀性,并与二维矩阵电离室扫描结果进行了对比。实验结果表明,在距X射线光源焦斑1 000 mm处,在保证直径为100 mm的均匀野的条件下,非均匀性不大于1.5%。在保证非均匀性不大于5%和50%条件下,均匀野大小分别为130 mm和145 mm,满足了低能X射线空气比释动能基准装置量值复现,国际比对和向下量值传递的要求。     

基于TOP261YN芯片的多路输出单端反激式开关电源的设计

介绍基于TOP261YN芯片设计的多路输出单端反激式开关电源,分析了其工作原理及设计方案。此电源采用反激式电路,结合外围反馈及脉宽调制电路达到了大功率、多路输出的目的,实验结果表明,该开关电源具有良好的性能。     

一种加速FPGA布线的不可满足子式求解算法

随着VLSI(Very Large Scale Integrated)芯片设计的规模越来越大,功能越来越复杂,在FPGA(Field Pro-grammable Gate Array)上实现或进行原型验证时,往往会出现布线拥塞或无法布通的情况.而不可满足子式能够迅速诊断FPGA无法布通的原因,并且精确定位关键线网.针对如何加速FPGA详细布线过程,提出了一种基于消解否证的启发式局部搜索算法,能够快速从布尔公式中提取不可满足子式.基于典型的FPGA布线测试集,与两种求解最小不可满足子式效率最高的算法进行了比较,结果表明局部搜索算法在运行效率方面显著优于分支限界算法与贪心遗传算法,而局部搜索算法也能得到最小不可满足子式;并且深入分析了不可满足子式在FPGA详细布线中的作用,能够加速芯片的设计与验证过程.