轻量级AES加解密芯片设计与实现

为满足资源受限环境下的安全加解密芯片的设计要求,提出了一种轻量级AES加解密实现方法.该方法采用8位串行数据通路,模块复合结构,并对加解密过程中的状态矩阵、列混合模块和密钥扩展模块的设计优化,用最少的硬件资源实现加解密功能,有效地提高硬件利用率.仿真及实验证明,该设计具有芯片面积小、功耗低的优点,可以满足无线移动网络以及其他资源受限环境.     

论并行神经计算机系统设计的一些问题

神经计算机的研究是神经网络研究中的一项重要内容,神经计算机就是指根据神经网络结及其计算特点,用电子器件、光学器件或分子/化学器件而构成的计算系统.神经计算机的研究主集中在两个方面,即器件研究及系统构造.神经计算机的研究也称为神经网络实现技术的研究。     

Motif─优秀的图形用户界面标准

本文从窗口管理和目标基集两个方面对Ｍｏｔｉｆ作了全面详细的介绍。     

桩筏基础设计的理论研究

本文根据设计实际情况，通过资料分析，分析了桩筏基础的特点，概括了桩筏基础设计原则，并从理论上对桩筏基础进行了总结。     

硬件支持的安全体系结构研究

当前，计算的安全性变得日益重要，而安全现状却变得越来越严重。为此，我们需要从计算机体系结构的层次尤其是在底层硬件基础上寻求更根本的安全解决方法。本文综合评价了若干有代表性的硬件支撑的安全体系结构，分析了其积极的效果和存在的问题。基于上述分析，提出了一种硬件支持的、独立于操作系统且由用户自我决断的安全体系
系结构。     

一种面向数字信号处理的嵌入式处理器体系结构设计

针对数字信号处理在嵌入式领域中的广泛应用，并基于数字信号处理程序的特征，本文提出了一种专门面向嵌入式应用中数字信号处理的处理器体系结构。该体系结构的设计建立在传输触发体系结构的基础上，并加入了针对sin／cos求值的特殊功能单元对性能进行加速。测试结果表明，这种体系结构对数字信号处理核心程序的运行具有极高的性
性能，并且具有硬件结构简单、易于开发的特征。     

基于细粒度任务调度的防功耗分析模幂方法

提出了一种基于细粒度任务调度的防功耗分析(包括简单和差分功耗分析)模幂实现方法。将比完整模乘操作粒度更小的操作作为原子操作(最小可调度单位)，将模幂运算转换成完全随机的原子操作序列，任务调度与原子操作的执行是并行的。该方法以细粒度操作为调度单位，实现简单、灵活性强，有利于提高运算性能。     

TTA结构数字信号协处理器数据Cache的设计与实现

论文分析了面向多媒体应用的TTA(TransportTriggeredArchitecture)微处理器的特点和访存要求,提出并设计实现了应用于此款微处理器、采用直接映象规则、写回和按写分配策略的4KB数据Cache,并在全系统环境下对其进行了模拟验证。实验结果说明数据Cache系统在降低命中时间和提高命中率两方面做到了良好的折中,命中时间与芯片流水线处理周期匹配,有效保证了全系统性能的发挥。     

基于动态双轨逻辑的抗功耗攻击安全芯片半定制设计流程

采用动态双轨逻辑实现安全芯片中密码运算模块可以有效抗功耗攻击,但也存在面积、功耗以及运算性能等方面的弱点.本文采用动态双轨与静态单轨逻辑混合设计以实现密码运算模块,并且采用了非对称时钟,这样可达到较好的性能折衷.本文给出了混合设计所遵循的设计约束和时序约束,设计实现了一个动态双轨标准单元库,并给出了一个抗功耗攻击的安全芯片半定制设计流程.根据这个设计流程,本文设计实现了一个3DES协处理器,其中8个S盒全部采用动态逻辑实现,其余部分采用静态逻辑实现;实验结果表明本文给出的混合设计方法和对应的设计流程是完全可行的.     

面向TTA结构的可重定向周期精确模拟器的设计与实现

给出了一种面向传输触发体系结构的可重定向周期精确模拟器的设计与实现。该模拟器能够在不修改的情况下，对不同的TTA硬件体系结构设计进行高效的模拟。同时提供了方便的用户自定义扩展指令的添加接口。为了加快模拟速度，提出了一种预解释模拟机制。