排序方式: 共有56条查询结果,搜索用时 15 毫秒
1.
2.
对称三值逻辑及对称三值CMOS电路 总被引:6,自引:0,他引:6
本文从负数表示的研究引入对称三进制系统与对称三值逻辑.基于作者提出的传输函数理论,本文讨论了基本对称三值运算的CMOS电路实现,并已用计算机模拟证明它们具有正确的逻辑功能与理想的DC传输特性.基于这些基本电路单元,本文进一步设计了实现加法与乘法的两种对称三值运算单元. 相似文献
3.
According to the next-state equations of various ternary flip-flops(tri-flop),whichare based upon ternary modular algebra,various ternary flip-flops are implemented by usinguniversal-logic-modules,U_hs.Based on it,ternary sequential circuits are implemented by usingarray of universal-logic-modules,U_hs. 相似文献
4.
为提高数字电路的可测性,提出了一种可实现任意逻辑函数的任意极性或-符合型易测性网络,并给出了测试网络中所有单固定故障的通用测试集.该网络基于逻辑函数的混合极性及同或积的或-符合表示,其同或部分分别采用了串联和树形结构.为提高可测性,用同或串的网络结构只需增加2个控制端及1个观察端,用同或树的网络结构只需增加4个控制端及1个观察端.对于一个n变量的逻辑函数,2种结构下通用测试集的基数分别为n+7和n+10.这种短的通用测试集非常适合用内建自测试实现,从而有效地缩短了测试时间. 相似文献
5.
6.
基于概率解释的互连线时延模型具有效率高,实现简单,估计准确等特点,在亚100纳米工艺IC设计及验证中具有较好的应用前景.基于概率解释的互连线时延模型往往需要大量的查表计算,对效率及计算精度都存在一定的影响,而且有些模型不能进行Slew的估计.本文提出了一种基于BS统计分布的互连线时延模型,完全避免了查表运算而且可直接用于Slew估计.90纳米工艺TCAD仿真实验结果表明,该模型在效率、精度、实现难易程度等方面具有一定的优势,对亚100纳米VLSI静态时序分析及相关EDA工具开发也有一定的参考价值. 相似文献
7.
针对或-符合代数系统中缺失对称变量检测的有效方法等问题,提出了该代数系统基于或-符合运算Reed-Muller展开系数的十二类变量对称性检测算法。该算法通过分析逻辑函数关于变量xi、xj展开的子函数系数矩阵和或-符合运算Reed-Muller展开系数按变量xi、xj组合分解系数矩阵的对应关系,揭示了任意两变量间各类对称性所满足的分解系数矩阵的约束条件,提出了各类逻辑变量的对称性检测步骤。应用结果表明,与传统方法相比,免去了从逻辑函数的CRM展开式变换为最小项展开式或RM展开式的变换域转换过程,也解决了在该域中图形方法检测的完备性问题,具有简单、直观、完备及适合计算机编程等优点。 相似文献
8.
9.
10.