一种多通道数据流直接数字频率合成器

采用0.13μm工艺,设计了一种10 bit精度、无杂散动态范围(SFDR)为54 dBc、最大工作频率达到1.2 GHz的直接数字频率合成器DDFS。采用多通道数据流结构,提高了工作频率;利用QLA技术对ROM查询表进行了优化,压缩了ROM查询表的大小,提高了频谱纯度。     

CMMB芯片选型指南

2006年10月,国家广播电视总局正式颁布了中国移动多媒体广播标准CMMB,该标准采用广电系研发的信道解调标准STiMi,主要面向手机、PMP等便携式设备的移动数字电视和音频信号接收,如图1所示。CMMB的特点是采用具有自主知识产权的移动多媒体广播电视技术,系统可运营、可维护、可管理。目前,国家广电总局颁布了11项移动多媒体广播电视行业标准,     

一种用于铷频标的紧凑型直接数字频率合成器

研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器（DDFS) . 为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland 技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩. 利用这些技术,ROM尺寸压缩了98%. 采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2. 在3.3V电源下,该芯片的功耗为167mW, 无杂散动态范围（SFDR）为61dB.     

一种ROM-LEAST结构直接数字频率合成电路

在无线数字通信领域中,直接数字频率合成技术被证明是行之有效的,但对于超大规模集成电路的实践来说,压缩正弦幅度字的存储机制成为业界关注的焦点。对这一问题,本文采用分级压缩和累加等国际流行算法对幅度字进行处理,再经过对DDFS系统算法的优化,经过仿真与投片测试,并采用UMC 350nm工艺实现,芯片面积仅为7.96mm~2,无寄生动态范围达到70dBc。     

CMMB芯片选型指南

2006年10月,国家广播电视总局正式颁布了中国移动多媒体广播标准CMMB,该标准采用广电系研发的信道解调标准STiMi,主要面向手机、PMP等便携式设备的移动数字电视和音频信号接收,如图1所示.CMMB的特点是采用具有自主知识产权的移动多媒体广播电视技术,系统可运营、可维护、可管理.     

一种高压缩ROM直接数字频率合成电路

在无线数字通信领域中,直接数字频率合成技术被证明是行之有效的,但对于超大规模集成电路的实践来说,如何压缩正弦幅度字的存储机制成为业界关注的焦点,对这一问题,可采用分级压缩和累加等国际流行算法对幅度字进行处理,计算结果的优度也不甚理想.本文采用最新的四级压缩方案,可使存储压缩数据量较原始数据量压缩达到90%以上而线性度保持不变,经过仿真与投片测试,基于Charter0.35um工艺,芯片面积仅为7.96mm2,无寄生动态范围达到70dBc.     

一种使用多通道数据流的高性能直接数字频率合成器研究

本文提出了一种使用了多通道ROMs结构的高性能直接数字频率合成器,为了提高工作频率和频谱纯度,一种多重只读存储机制被提出,并基于0.13um CMOS 工艺使用并优化,其工作频率比较于稍早前提出的基于分段非线性数模转换器机构的直接数字频率合成机制提高了40%,经流片测试,该工作取得了频谱纯度54dBc的较理想结果,其工作频率可达1.2GHz,在0摄氏度的情况下其工作频率高达1.4GHz, 关于使用流水线型结构和双重溢出近似的策略以进一步提高工作频率的工作也在文中提及并予以介绍。     

基于非线性DAC的高速直接数字频率合成器

This paper presents a high speed ROM-less direct digital frequency synthesizer （DDFS） which has a phase resolution of 32 bits and a magnitude resolution of 10 bits. A 10-bit nonlinear segmented DAC is used in place of the ROM look-up table for phase-to-sine amplitude conversion and the linear DAC in a conventional DDFS. The design procedure for implementing the nonlinear DAC is presented. To ensure high speed, current mode logic （CML） is used. The chip is implemented in Chartered 0.35μm COMS technology with active area of 2.0 × 2.5 mm^2 and total power consumption of 400 mW at a single 3.3 V supply voltage. The maximum operating frequency is 850 MHz at room temperature and 1.0 GHz at 0℃.     

一种ROM-LRAST结构直接数字频率合成电路

在无线数字通信领域中,直接数字频率合成技术被证明是行之有效的,但对于超大规模集成电路的实践来说,压缩正弦幅度字的存储机制成为业界关注的焦点.对这一问题,本文采用分级压缩和累加等国际流行算法对幅度字进行处理,再经过对DDFS系统算法的优化,经过仿真与投片测试,并采用UMC 350nm工艺实现,芯片面积仅为7.96mm2,无寄生动态范围达到70dBc.     

一种用于铷频标的紧凑型直接数字频率合成器

研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器(DDFS).为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩.利用这些技术,ROM尺寸压缩了98%.采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2.在3.3V电源下,该芯片的功耗为167mW,无杂散动态范围(SFDR)为61dB.