基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法

为减少三维芯核绑定前和绑定后的测试时间,降低测试成本,提出了基于跨度和虚拟层的三维芯核测试外壳扫描链优化方法.所提方法首先通过最大化每条测试外壳扫描链的跨度,使得绑定前高层电路和低层电路的测试外壳扫描链数量尽可能相等.然后,在TSVs(Through Silicon Vias)数量的约束下,逐层的将虚拟层中的扫描元素分配到测试外壳扫描链中,以平衡绑定前后各条测试外壳扫描链的长度.实验结果表明,所提方法有效地减少了三维芯核绑定前后测试的总时间和硬件开销.     

ULSI热分析中考虑通孔自热效应后的有效热导系数

研究了ULSI热分析中考虑通孔自热效应后的有效热导系数的理论模型,详细计算了不同的通孔间距、通孔直径、通孔高度以及金属线宽对有效热导系数的影响。结果表明,考虑通孔自热效应后,使有效热导系数的计算更加符合实际情况,为进一步分析USLI的热学模型提供了理论依据。     

基于V93000的SoC中端口非测试复用的ADC和DAC IP核性能测试方案

 SoC(System-on-a-Chip)芯片设计中,由于芯片测试引脚数目的限制以及基于芯片性能的考虑,通常有一些端口不能进行测试复用的IP(Intellectual Property)核将不可避免地被集成在SoC芯片当中.对于端口非测试复用IP核,由于其端口不能被直接连接到ATE(Automatic Test Equipment)设备的测试通道上,由此,对端口非测试复用IP核的测试将是对SoC芯片进行测试的一个重要挑战.在本文当中,我们分别提出了一种基于V93000测试仪对端口非测试复用ADC(Analog-to-Digital Converter)以及DAC(Digital-to-Analog Converter)IP核的性能参数测试方法.对于端口非测试复用ADC和DAC IP核,首先分别为他们开发测试程序并利用V93000通过SoC芯片的EMIF(External Memory Interface)总线对其进行配置.在对ADC和DAC IP 核进行配置以后,就可以通过V93000捕获ADC IP 核采样得到的数字代码以及通过V93000 采样DAC IP 核转换得到的模拟电压值,并由此计算ADC以及DAC IP 核的性能参数.实验结果表明,本文分别提出的针对端口非测试复用ADC以及DAC IP 核测试方案非常有效.     

采用部分增强型扫描提高跳变时延故障覆盖率的触发器选择方法

选择关键的常规扫描触发器进行置换是采用部分增强型扫描时延测试方法的核心问题.通过定义常规扫描触发器和未检测跳变时延故障的相关度的概念及其计算方法,提出一种触发器选择方法.首先找到被测电路中采用捕获加载方法不可测,但采用增强型扫描可测的跳变时延故障;然后依据常规扫描触发器与这些故障的相关度把少量关键的常规扫描触发器替换成为增强型扫描单元,从而有效地提高电路中跳变时延故障被检测的概率.实验结果表明,采用文中方法在可以接受的硬件开销下能有效地提高被测电路中的跳变时延故障覆盖率.     

ULSI中金属互连系统上的热点分析

针对金属互连系统上的热点将对集成电路芯片的性能和可靠性产生重大的影响,详细讨论了ULSI金属互连系统上的热点位置和温度分布模型,并通过该模型比较了不同通孔直径和高度情况下,金属互连系统上的热点位置和温度的差别。结果表明,通孔直径和高度对金属互连系统上的热点有重大的影响。     

通孔对金属连线温度分布的影响

详细讨论了考虑通孔自热的金属连线温度分布模型,并通过该模型,计算了不同通孔直径和高度情况下,单一及并行金属连线的温度分布。计算结果表明,通孔直径和通孔高度及并行金属连线间的热耦合对金属连线温度分布有重大的影响。