一款基于GaAs工艺的改进型Wilkinson功率分配器芯片

对传统Wilkinson功率分配器的设计方式进行改进,使用蛇形环绕式结构取代传统的微带线结构,并在功分器隔离电阻处引入了频率补偿电容,基于砷化镓（GaAs）工艺,借助ADS软件设计并制作了一款新型结构的小型化超宽带一分二Wilkinson功率分配器芯片。芯片实物测试结果表明,在通带4～20 GHz内,插入损耗典型值为0.65 dB,端口回波损耗典型值为20 dB,端口隔离度典型值达到25 dB,芯片尺寸仅为1.0 mm×0.9 mm×0.1 mm。该功率分配器的实测结果与仿真结果相吻合,电特性优良,具有较高的实用价值。     

一种应用于中频数字化接收的连续/离散时间混合结构带通Σ-Δ ADC

设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通Σ-Δ ADC。调制器采用六阶带通多比特量化结构,环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器的谐振频率校准至ADC中心频率f_clk/8。量化器采用3 bit Flash ADC实现。同时,使用数据加权平均算法对反馈DAC单元之间的失配进行校准。整体中频数字化接收机基于0.18 μm SiGe BiCMOS工艺设计。后仿真结果表明,在3.3 V电源电压下,当采样时钟频率f_clk为18 MHz且过采样率为45时,该Σ-Δ ADC消耗21 mW的功耗,在200 kHz的带宽范围内获得89 dB的信噪比和95 dB的无杂散动态范围。     

一种基于自偏置技术的低抖动锁相环

设计了一种环路带宽与输入频率的比值固定的自偏置锁相环。对VCO延迟单元进行改进,降低了抖动。采用SMIC 65 nm CMOS工艺,在1.2 V的工作电压下对锁相环进行仿真,输出频率范围为0.5~3.125 GHz。仿真结果表明,在输出频率1.875 GHz处的峰峰值抖动为8.7 ps,电路的核心功耗为45 mW,相位噪声为-79.7 dBc/Hz。     

低功耗宽带低噪声放大器的设计

分析低噪声放大器的设计原理，采用两级电流复用负反馈结构，基于砷化镓(Gallium Arsenide,GaAs)工艺，利用先进设计系统(Advanced Design System,ADS)软件仿真设计了一款低功耗宽带低噪声放大器芯片，该芯片尺寸仅为1.5 mm×0.9 mm×0.1 mm。通过对芯片性能进行测试，在频带6～12 GHz内，其增益约为23 dB，噪声系数≤1.1 dB，端口回波损耗≥12 dB，输出功率1 dB压缩点P_-1≥10 dBm,+5 V电源端口工作电流为17 mA。