基于Booth编码模乘模块RSA的VLSI设计

在Montgomery模乘算法基础上，采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程，将算法迭代次数为原来的一半，同时采用省进位加法器作为大数加法的核心，使模乘算法中一次迭代的延迟为两个一位全加器的延迟，提高了处理器的时仲频率，在0.25μm工艺下，对于1024位操作数，可在200MHz时钟频率下工作，其加密速率约为178kbit/s。     

基于DSP的高速RSA加解密实现

在开发RSA加解密算法用DSP实现的基础上,给出了几种提高RSA运算速度的方法,给出了一种高效的长整数求余算法,引入窗口法幂乘算法,并结合到求余算法中,最后提出了伪余数的概念。结果表明,经过引入上述方法,提高了RSA加解密算法的速度。     

PXI总线体系结构

自从ＮＩ推出虚拟仪器ＶＩ的概念以来,这种计算机操纵的模块化仪器系统在世界范围内得到了广泛的认同与应用。在ＧＰＩＢ、ＰＣ－ＤＡＱ和ＶＸＩ三种ＶＩ体系结构中,ＧＰＩＢ实质上是通过计算机对传统仪器功能的扩展与延伸;ＰＣ－ＤＡＱ直接利用了标准的工业计算机总线,没有面向仪器所需要的总线性能;而第一次构建ＶＸＩ系统尚需较大的投资强度。１９９７年９月１日,ＮＩ发布的ＰＸＩ规范将Ｃｏｍｐａｃｔ－ＰＣＩ规范定义的Ｐ     

CMOSVLSI电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的.由于电路功耗强依赖于其输入模式,对有大量管脚的CMOS组合或时序电路,不能采用穷举搜索.本文用遗传算法来选择具有高功耗的输入及内部状态模型,在逻辑仿真基础上实现CMOS电路的最大功耗估算.同时用逻辑仿真的统计方法来衡量获得最大功耗的质量.基于ISCAS85和ISCAS89基准电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高.而且新方法的计算时间基本上是电路逻辑门的线性关系.     

杂波环境下神经网络数据关联算法

文中提出了一种基于Ｈｏｐｆｉｅｌｄ网络的多目标数据关联算法,构造了多目标数据关联Ｈｏｐｆｉｅｌｄ网络的新能量函数,该函数是观测点迹与航迹预测点迹统计距离的函数．算法考虑了数据关联的整体效果,成功地提高了正确关联概率．仿真表明,在杂波环境下和无杂波环境下该算法较最近邻（ＮＮ）法有明显优势．     

一种新型的晶体管级改进Booth编码单元电路

文章提出了一种新的高速低功耗晶体管级改革Booth编码单元电路。该电路组合了CMOS逻辑电路和传递管逻辑电路，采用高速低耗XOR和XNOR电路，仅用了30个晶体管就实现了改进Booth编码。在0.35μm的工艺条件下，HSPICE的仿真结果表明，电源电压3.3V和频率100MHz条件下，该改进Booth编码电路的延迟为0.34ns，平均功耗为0.13mW。     

基于SHC1108平台的高安全性认证技术

日前,工业和信息化部发布了《关于做好应对部分IC卡出现严重安全漏洞工作的通知》,要求各地各机关和部门开展对IC卡使用情况的调查及应对工作。工信部的这则通知的背景是：目前主要应用于IC卡系统的非接触式逻辑加密卡MI芯片的安全算法已遭到破解!目前全国170个城市的约1．4亿张应用此技术的IC卡也都将面临巨大的安全隐患。     

临海市城镇供水工程评价及对策研究

在临海市城镇供水工程现状评价的基础上,结合各水平年临海市城镇需水量预测成果进行水资源供需平衡分析,并根据各水平年水资源供需平衡分析结果,提出解决临海市城镇水资源供需矛盾的对策和措施.     

用遗传算法实现CMOS时序电路最大功耗估计

最大功耗分析对于设计高可靠性的VLSI芯片是非常重要的。实际中,总是在有限的计算时间内获取一个近似最大功耗。文中用遗传算法来选择具有高功耗的输入及内部状态模型,对电路进行仿真,实现时序电路的最大功耗估算;同时,实现了基于统计的逻辑模拟最大功耗估计方法。基于ISCAS89基准时序电路的仿真表明,新方法在大规模门数时具有明显的优势,估算精度较高。而且新方法的计算时间基本上是电路逻辑门的线性关系。     

低电压低功耗全加器的研究设计

采用传输管逻辑和低电压 XOR/XNOR结构 ,设计了一种新型的适用于低电源电压下工作的低功耗高速全加器电路。在 1 .8V工作电压下 ,获得了运算时间为 0 .85 lns,平均功耗 ( 5 0 MHz) 3.35 μW的良好特性。