HMAC􀀁MD5 算􀀂法的硬件实现

信息安全体系中的消息验证是一个非常重要的方面。采用以散列函数为基础的消息验证编码是其中的一种重要方法。现提出了硬件实现一种以MD5算法为基础的消息验证编码（HMAC－MD5）的电路结构。该电路结构通过对MD5核心运算模块的复用，缩小了电路规模，达到了较高的处理速度。用Verilog HDL描述电路结构，并且在FPGA上验证了该结构的正确性。     

基于AMBA总线的嵌入式彩色LCD控制器的设计及FPGA实现

阐述了基于AMBA总线的嵌入式彩色LCD控制器的工作原理,进行了模块划分,采用硬件描述语言完成了总体结构设计;利用SYNOPSYS公司的EDA工具对该控制器进行仿真、综合;并在FPGA上进行了验证。     

基于LSSD的Cache电路的扫描测试设计

在扫描测试设计时,因电路行为的不同需采用不同的扫描单元,LSSD(level-sensitive scan design)正是一种非常适合于电平敏感型电路的扫描单元,但在时钟控制相对复杂的电路中仅采用标准LSSD单元来完成整个扫描测试设计是不够的.在经过对LSSD扫描测试原理进行深入研究后,结合某32位RISC CPU中的Cache电路的行为特点,对标准LSSD扫描单元做了重新设计,并获得了较高的测试覆盖率和故障覆盖率.     

使用改进的心动阵列结构实现RSA 公共密钥算法

本文介绍了一种RSA算法的电路实现结构。该结构是对心动阵列结构的改进，对心动阵列结构的核心模块长加法模块进行了循环复用，在大幅度降低电路面积的情况下，运算速度没有明显的降低。用Verilog描述了整个设计，并在FPGA上验证了设计的正确性。     

基于FPGA的HMAC_SHA1_96 算法设计与实现

在简要介绍安全散列函数SHAl和HMAC_HAl_96算法体系的基础上，结合FPGA芯片(A1tera的APEX20KE系列)的特点，进行信息安全加密验证算法的硬件系统优化设计和验证。本文讨论了该优化设计的步骤和方法，给出了较好的验证结果。