采用Cascode拓扑和RC反馈网络的高Q差分有源电感

针对传统全差分有源电感在高频下品质因子Q较低的问题,联合使用Cascode拓扑和RC反馈网络对其进行优化。组合电路引入的双重负阻有效抵消了有源电感的寄生电阻,进而有效提高了高频下的Q值。基于Jazz 0.35 μm SiGe BiCMOS工艺,利用射频仿真软件ADS完成电路设计与仿真。仿真结果表明,在联合采用了Cascode拓扑和RC反馈网络后,在频率大于1 GHz时,有源电感的Q值明显提高;在1.3～3 GHz频率范围内,Q值均大于20;在2.1 GHz时,Q值达到最大值4 416,电感值变化范围为6.9～12 nH。     

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

具有高电流增益-击穿电压优值的新型应变Si/SiGe HBT

为了改善器件的高压大电流处理能力,利用SILVACOTCAD建立了应变Si/SiGe HBT模型,分析了虚拟衬底设计对电流增益的影响.虚拟衬底可在保持基区-集电区界面应力不变的情况下实现基区Ge组分的高掺杂,进而增大电流增益.但器件的击穿电压仍然较低,不利于输出功率的提高和系统信噪比的改善.考虑到集电区设计对电流增益影响不大但与器件击穿电压密切相关,在采用虚拟衬底结构的同时,对器件的集电区进行选择性注入设计.该设计可在集电区引入横向电场,进而提高击穿电压.结果表明:与传统的SiGe HBT相比,新器件的电流增益和击穿电压均得到显著改善,其优值β·V_(CEO)。改善高达14.2倍,有效拓展了微波功率SiGe HBT的高压大电流工作范围.     

一种低抖动电荷泵锁相环的设计

采用动态鉴频鉴相器、基于常数跨导轨到轨运算放大器的电荷泵、差分型环形压控振荡器,设计了一种低抖动的电荷泵锁相环。基于SMIC 0.18-μm CMOS工艺,利用Cadence软件完成了电路的设计与仿真。结果表明,动态的鉴频鉴相器,有效消除了死区。新型的电荷泵结构,在输出电压为0.5 V~1.5 V时将电流失配减小到了2%以下。压控振荡器在频率为1 MHz时输出的相位噪声为-94.87 dB在1 MHz,调谐范围为0.8 GHz~1.8 GHz。锁相环锁定后输出电压波动为2.45 mV,输出时钟的峰峰值抖动为12.5 ps。     

基于常数跨导轨到轨运算放大器的新型电荷泵

针对传统电荷泵电荷共享引起的输出电压波动、充放电电流失配引起的电路杂波问题,设计了一种新型电荷泵。该电荷泵电路采用常数跨导轨到轨运算放大器,降低了电荷共享引起的输出电压波动;采用基于全差分放大器的负反馈结构,解决了充放电电流失配的问题。基于SMIC 0.18 μm CMOS工艺,利用Cadence软件完成了电路的设计与仿真。结果表明,在0.5～1.5 V输出电压范围内,该电荷泵充放电电流失配小于2%;与传统电荷泵相比,该电荷泵输出电压的波动减小了1.5 mV,并且采用该电荷泵的锁相环输出频谱噪声减小了10 dB。