一款应用于多频带的基于新型Cascode有源电感的高Q带通滤波器

设计了一款基于新型Cascode有源电感和有源负阻电路的二阶差分有源带通滤波器。新型有源电感和有源负阻电路的采用可实现在滤波器Q值不变的条件下对滤波器的中心频率进行调节。仿真结果表明,通过调节有源电感和有源负阻电路的偏置条件,可有效增大滤波器的Q值,且在保持Q值恒定在226的条件下中心频率的变化范围为0.2-3.7GHz。滤波器的以上特性使其能很好地应用于多频带的无线系统。     

采用Cascode拓扑和RC反馈网络的高Q差分有源电感

针对传统全差分有源电感在高频下品质因子Q较低的问题,联合使用Cascode拓扑和RC反馈网络对其进行优化。组合电路引入的双重负阻有效抵消了有源电感的寄生电阻,进而有效提高了高频下的Q值。基于Jazz 0.35 μm SiGe BiCMOS工艺,利用射频仿真软件ADS完成电路设计与仿真。仿真结果表明,在联合采用了Cascode拓扑和RC反馈网络后,在频率大于1 GHz时,有源电感的Q值明显提高;在1.3～3 GHz频率范围内,Q值均大于20;在2.1 GHz时,Q值达到最大值4 416,电感值变化范围为6.9～12 nH。     

一种低功耗宽频率调谐范围的伪差分环形VCO

设计了一种低功耗、宽频率调谐范围的伪差分环形压控振荡器(VCO).电路设计分为振荡环路设计和电流源设计两部分.在振荡器的振荡环路部分,提出了一种新颖的降低功耗的方法,即通过动态地调节接入振荡环路的锁存器,减小驱动电流,降低功耗;在振荡器的控制电源部分,采用gain-boost结构,设计了一款理想的可控双电流源,实现了振荡器的宽频率调谐范围.基于SMIC 65 nm工艺,在1.8V工作电压下,对振荡器进行了后仿验证.结果表明,在频率为900 MHz时,振荡器的功耗仅为3.564 mW;当控制电压在0.6～1.8 V变化时,振荡器的频率调谐范围可宽达0.495 ～1.499 GHz.     

3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

基于常数跨导轨到轨运算放大器的新型电荷泵

针对传统电荷泵电荷共享引起的输出电压波动、充放电电流失配引起的电路杂波问题,设计了一种新型电荷泵。该电荷泵电路采用常数跨导轨到轨运算放大器,降低了电荷共享引起的输出电压波动;采用基于全差分放大器的负反馈结构,解决了充放电电流失配的问题。基于SMIC 0.18 μm CMOS工艺,利用Cadence软件完成了电路的设计与仿真。结果表明,在0.5～1.5 V输出电压范围内,该电荷泵充放电电流失配小于2%;与传统电荷泵相比,该电荷泵输出电压的波动减小了1.5 mV,并且采用该电荷泵的锁相环输出频谱噪声减小了10 dB。     

一种低抖动电荷泵锁相环的设计

采用动态鉴频鉴相器、基于常数跨导轨到轨运算放大器的电荷泵、差分型环形压控振荡器,设计了一种低抖动的电荷泵锁相环。基于SMIC 0.18-μm CMOS工艺,利用Cadence软件完成了电路的设计与仿真。结果表明,动态的鉴频鉴相器,有效消除了死区。新型的电荷泵结构,在输出电压为0.5 V~1.5 V时将电流失配减小到了2%以下。压控振荡器在频率为1 MHz时输出的相位噪声为-94.87 dB在1 MHz,调谐范围为0.8 GHz~1.8 GHz。锁相环锁定后输出电压波动为2.45 mV,输出时钟的峰峰值抖动为12.5 ps。