航天器微系统架构评价方法研究

微系统架构作为微系统产品的“躯干”,将直接影响微系统产品的选型、效能和可靠性。由于缺少在需求和设计阶段的微系统架构评价方法,微系统产品可能无法发挥最大的效能,一旦产品阶段的指标无法满足应用需求,将会造成进度和成本的极大浪费。本文针对航天微系统架构评价方法开展研究工作,设计形成航天微系统架构评价指标体系,通过架构建模与仿真评价、量化打分评价等方式,实现对航天微系统的架构评价,并提出了微系统架构评价技术发展建议。     

核心元器件自主定义分类及关键技术研究

通过分析我国核心元器件长期“跟仿”存在的问题,提出自主定义元器件的概念,给出了核心元器件自主定义的分类方法。并结合元器件自主定义分类,给出了实施途径及关键技术,分析了不同等级核心元器件自主定义实现案例,最后给出了开展核心元器件自主定义工作相关建议。     

基于多类网络模型的AI芯片测评方法研究

随着AI芯片制程不断升级以及结构设计不断优化,AI芯片在并行计算能力和泛化能力等方面展现出明显的优势,这些优势使得AI芯片在宇航领域得到越来越多的关注和应用。与传统的质量保证方法不同,AI芯片测评作为一项新的重要环节,对于AI芯片的选型和使用具有重要意义。本文针对面向宇航应用的AI芯片,研究了一种宇航用AI芯片的测评方法,该方法可以测评出AI芯片的精度、算力、功耗和量化支持能力,并基于该方法对AI芯片的性能和功能性指标进行了详细的分析和评价,最后针对宇航用AI芯片测评方法的进一步研究方向提出了相关建议。     

Multiple bit upsets mitigation in memory by using improved hamming codes and parity codes

This paper combines improved Hamming codes and parity codes to assure the reliability of memory in presence of multiple bit upsets with low cost overhead.The redundancy bits of improved Hamming codes will be appended at the end of data bits,which eliminates the overhead of interspersing the redundancy bits at the encoder and decoder.The reliability of memory is further enhanced by the layout architecture of redundancy bits and data bits.The proposed scheme has been implemented in Verilog and synthesized using the Synopsys tools.The results reveal that the proposed method has about 19% less area penalties and 13% less power consumption comparing with the current two-dimensional error codes,and its latency of encoder and decoder is 63% less than that of Hamming codes.