高压偏移栅P沟MOSFET的电离辐照性能研究

详细研究了高压偏移栅Ｐ沟ＭＯＳＦＥＴ在Ｃｏ＾６０－γ辐照下击穿电压随辐照剂量的变化关系。结果表明：；击穿电压的辐照剂量响应与漂移区杂质面密度、票移区长度、场板长度以及漏区结构有关。另外，γ辐照志致导通电阻增加。结果证实了我们以前提出的电离辐照引起击穿电压变化的机制。对实验现象给出了比较圆满的解释。结论对研制电离辐射加固高压偏移栅Ｐ沟ＭＯＳＦＥＴ具有重要的指导作用。     

不同剂量BF^＋2注入多晶硅栅氟迁移特性的二次离子质谱分析

借助ＳＩＭＳ技术，系统地分析了８０ＫｅＶ，２．５×１０１４、５×１０１４、１×１０１５、２×１０１５和３×１０１５ｃｍ－２ＢＦ＋２注入多晶硅栅在９００℃、３０ｍｉｎ热退火条件下，氟在多晶硅栅中的分布剖面，并对氟在多晶硅和二氧化硅中的迁移特性进行了深入讨论。     

Single event soft error in advanced integrated circuit

As technology feature sizes decrease, single event upset (SEU), and single event transient (SET) dominate the radiation response of microcircuits. Multiple bit upset (MBU) (or multi cell upset) effects, digital single event transient (DSET) and analogue single event transient (ASET) caused serious problems for advanced integrated circuits (ICs) applied in a radiation environment and have become a pressing issue. To face this challenge, a lot of work has been put into the single event soft error mechanism and mitigation schemes. This paper presents a review of SEU and SET, including: a brief historical overview, which summarizes the historical development of the SEU and SET study since their first observation in the 1970's; effects prominent in advanced technology, which reviews the effects such as MBU, MSET as well as SET broadening and quenching with the influence of temperature, device structure etc.; the present understanding of single event soft error mechanisms, which review the basic mechanism of single event generation including various component of charge collection; and a discussion of various SEU and SET mitigation schemes divided as circuit hardening and layout hardening that could help the designer meet his goals.     

两个低开销抗单粒子翻转锁存器

提出了两个抗单粒子翻转(SEU)的锁存器电路SEUT-A和SEUT-B。SEU的免疫性是通过将数据存放在不同的节点以及电路的恢复机制达到的。两个电路功能的实现都没有特殊的器件尺寸要求,所以都可以由小尺寸器件设计完成。提出的结构通过标准的0.18μm工艺设计实现并仿真。仿真结果表明两个电路都是SEU免疫的,而且都要比常规非加固的锁存器节省功耗。和传统的锁存电路相比,SEUT-A只多用了11%的器件数和6%的传输延时,而SEUT-B多用了56%的器件数,但获得了比传统电路快43%的速度。     

0.18μm工艺下单粒子加固锁存器的设计与仿真

在近年国际上出现的两种记忆单元DICE（DualInterlockedstoragecell）和GDICE（DICEwithguard—gates）基础上，设计了两种抗单粒子加固锁存器，称为DICE锁存器和GDICE锁存器，加工工艺为0.18μm。对这两种锁存器的改进减少了晶体管数量，降低了功耗，增强了抗单粒子瞬态（singleeventtransient，SET）能力。分别对比了两种锁存器的优缺点。建立了一种单粒子瞬态仿真模型。将该模型连接到锁存器的敏感点．仿真测试了这两种锁存器的抗单粒子翻转（singleeventupset，SEU）能力，得到一些对版图设计有意义的建议。通过比较得知：如果没有特殊版图设计，在单个敏感点被打翻时，DICE锁存器和GDICE锁存器的抗单粒子翻转能力比较强：而在两个敏感点同时被打翻时，抗单粒子翻转能力将比较弱。但如果考虑了特殊版图设计。那么这两种锁存器抗单粒子翻转的优秀能力就能体现出来。     

PMOS剂量计的长期室温退火

为掌握ＰＭＯＳ剂量计的应用方式并提高其应用精度，研究了ＰＭＯＳ剂量计的辐照剂量记录－阈电压在室温下的长期退火表现。结果表明：氧化物电荷的隧道退火与界面态的后生长效应是造成退火的原因，ＰＭＯＳ剂量计辐照及贮藏偏置是决定其退火方向和程度大小的重要因素。负偏置条件能较好地保持其辐照记录，在正偏置贮存下的退火较大。     

低功耗CMOS UWB LNA设计综述

本文介绍了适用于WB-LNA电路设计的五种结构,分析了每种结构的噪声系数及其他性能参数。结合当前最新设计,分析探讨了电流复用技术、等效跨导增大技术以及噪声消除技术。电流复用技术可以降低功耗,且不受限于各种结构;等效跨导增大技术用于共栅结构WB-LNA电路,在不增加功耗的前提下,提高增益和噪声性能;噪声消除技术可以用于共栅结构或电阻反馈结构WB-LNA电路,主要用来改善噪声性能。     

BF_2~+注入单晶硅和多晶硅栅快速热退火氟迁移特性的SIMS分析

本文借助ＳＩＭＳ技术，系统地分析了４５ｋｅＶ，１×１０１４、２×１０１５和５×１０１５ｃｍ－２ＢＦ＋２注入单晶硅和８０ｋｅＶ、２×１０１５ｃｍ－２ＢＦ＋２注入多晶硅栅在快速退火条件下，Ｆ在单晶硅和多晶硅栅中的分布剖面，并对Ｆ在单晶硅和多晶硅栅中的迁移特性进行了深入的分析和讨论．Ｆ在多晶硅栅中的迁移，不但存在着Ｆ的扩散，而且还存在着Ｆ的发射和吸收，据此成功地解释了实验结果．     

硅栅CMOS集成电路场区电离辐射性能研究

详细研究了硅栅ＣＭＯＳ集成电路场区电离辐射性能，分析了不同辐射下，Ｎ沟场氧器件阈值电压漂移随辐射剂量的变化及场区边缘辐射寄生漏电对非封闭栅栅氧ＮＭＯＳ器件辐射性能的影响，结果表明：电离辐射引起的电路场氧隔离失效主要来自于电离辐射引起的场区边缘寄生漏电，提出了分析场区边缘寄生漏电对器件辐射性能影响的等效电路。     

注BF^＋2MOS电容的电离辐射效应

着重研究了γ辐照后,不同偏置情况下,N—Sub MOS电容的高频C—V曲线随B_2~+注入剂量的变化,并对实验结果进行了分析讨论。