nMOS四值触发器的设计及其应用

本文应用限幅电压开关理论设计了两种主从型nMOS四值触发器。这砦触发器具有双端预置能力和双轨互补输出。通过采用JKLM型触发器对十六进制加法计数器和十进制加法计数器的设计实例证明了这些触发器能有效地用于四值时序电路的设计。     

基于快速模拟退火算法的可切割布图规划方法

为了提高基于经典模拟退火算法的可切割布图规划方法的效率和效果,提出了一种动态改变温度下降比例来实现快速模拟退火算法的可切割布图规划方法,并将提出的方法应用于MCNC基准电路进行测试.实验结果表明该算法可以提高搜索优化解的效率和效果.     

应用于智能水表的低功耗低噪声放大器设计

提出了基于多管并联结构的低功耗低噪声放大器(LNA),讨论了这种结构下噪声与功耗的相互关系,提出了低功耗LNA基于"优化区"概念的设计准则.提出的电路具有结构简单对称的特点.在0.35 μm CMOS工艺下进行PSPICE仿真测试.结果表明,新的低噪声放大器在(2.5) V电压下功耗仅为110 μW,等效输入噪声为16.5 nV/Hz~(1/2).与已发表的低噪声放大器比较,具有明显的低功耗特点.     

Power Minimization of FPRM Functions Based on Polarity Conversion

For an n-variable Boolean function,there are 2^n fixed polarity Reed -Muler(FPRM)forms.In this paper,a frame of power dissipation estimation for FPRM functions is presented and the polarity conversion is introduced to minimize the power for FPRM functions.Based on searching the best polarity for low power dissipation,an optimal algorithm is proposed and implemented in C.The algorithm is tested on seven single output functions from MCNC benchmark circuits.The experimenta results are shown in this paper.     

低功耗三输入AND/XOR门的设计

三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在55nm CMOS工艺下,对所设计电路进行原理图和版图设计;然后对版图进行寄生参数提取,并在不同工艺角下与基于典型级联结构的电路进行后仿真分析和比较.实验结果表明,在典型工艺角下,所提出的电路的面积、功耗和功耗延迟积的改进最高分别达到18.79%,26.67%与31.25%.     

自供电的同步翻转与电荷提取电路设计

同步翻转和电荷提取SICE (Synchronous Inversion and Charge Extraction)电路是低耦合压电系统中最为有效的接口电路之一。本文提出了一种自供电的同步翻转与电荷提取SP-SICE (Self-Powered Synchronous Inversion and Charge Extraction) 电路。所提出的接口电路使用一个正/负峰值检测模块,具有共享电感、自供电和无整流桥等特点。当压电元件电压达到正峰值时,翻转电压;当压电元件电压达到负峰值时,提取能量。LTspice仿真和实验结果都表明SP-SICE电路的有效性,并且其输出功率可以达到SECE电路最大输出功率的1.9倍。     

三值m序列及其发生器的综合

本文描述了三值序列和三值m序列,提出了三值序列发生器和三值m序列发生器的设计方法。基于三值D触发器,设计了三值m序列发生器。对其所产生的序列验证表明,符合三值m序列的三条伪随机性质[9]。     

扩散pn结扩散p区中平均少子扩散长度的测定

本文分析了用表面光压(SPV)法测量扩散pn结扩散p区中平均少子扩散长度的可行性,给出了有效少子扩散长度L_0与结深x_i、扩散区及衬底少子扩散长度L_1、L_2的关系曲线;提供了一种确定扩散区少子扩散长度的方法。     

自供电的同步电荷提取电路的优化设计

利用压电元件的压电效应将外界振动产生的机械能转化为电能是当前一种有效的俘能方法。将压电元件表面累积的电荷进行有效提取是这种俘能方法的关键。因此,高效的电荷提取电路的设计显得特别重要。本文提出了一种自供电同步电荷提取电路SP-OSCE（Self-Powered Optimized Synchronous Charge Extraction Circuit）,使用两个无源的极值检测电路检测压电元件输出信号的正负极值并在极值点进行能量提取。所提出的SP-OSCE电路采用整流电路、极值检测电路元件复用的方法,从而避免了传统的整流桥结构;电路不但提取了压电元件受夹电容中的电荷,而且将检测电容中所积累的电荷提取到电感上,提高了能量的转换效率。通过Multisim建模仿真验证了所设计电路的有效性,进而进行了物理验证,实验表明与仿真结果相吻合。     

面向峰值电流优化的FSM状态分配

有限状态机(FSM)状态分配与峰值电流有密切关系.针对峰值电流过大易导致电路失效的问题,提出2种优化峰值电流的方法.1)提出一种考虑峰值电流和动态功耗的成本函数,采用遗传算法对两者进行同时优化;2)首先基于遗传算法得到功耗优化后的状态分配解,然后提出基于布尔可满足性(SAT)的启发式算法对功耗优化的状态分配进行重新编码,以降低峰值电流.将这2种方法应用于LGSynth93标准电路的实验结果表明,与传统的功耗优化算法相比,第1种方法虽然功耗略有增加,但能有效地降低峰值电流;第2种方法在实现不增加功耗额外开销的前提下能有效地降低峰值电流,并可将其有效地集成到不同的FSM功耗优化算法中,获得低功耗、低峰值电流的FSM状态分配解.