基于近似计算技术的FPRM电路面积优化

近似计算技术通过降低电路输出精度实现电路功耗、面积、速度等方面的优化.本文针对RM（Reed-Muller）逻辑中"异或"运算特点，提出了基于近似计算技术的适合FPRM逻辑的电路面积优化算法，包括基于不相交运算的RM逻辑错误率计算方法，及在错误率约束下，有利于面积优化的近似FPRM函数搜索方法等.优化算法用MCNC（Microelectronics Center of North Carolina）电路进行测试.实验结果表明，提出的算法可以处理输入变量个数为199个的大电路，在平均错误率为5.7%下，平均电路面积减少62.0%，并在实现面积优化的同时有利于实现电路的动态功耗的优化且对电路时延影响不大.     

大函数ISFPRM面积优化方法

针对以往在ISFPRM优化过程中只能处理小规模电路的不足,提出了一种新的乘积项十进制表示和处理方法来实现大电路ISFPRM面积优化.具体包括：ISFPRM多位变量的十进制数表示,基于二进制插值的极性转换方法,以及基于整数的位运算遗传算法实现ISFPRM面积优化.提出的算法能有效地避免以往算法在处理输入较多的函数时效率低下甚至无法工作的情况,算法的性能用MCNC标准电路作为测试.实验结果表明,提出的算法可以处理输入变量个数为199个的大电路,算法的速度对待处理电路的变量数不敏感特点,引入不确定项后,电路面积优化明显.     

基于不相交乘积项的逻辑探测和拆分算法

 针对以往逻辑探测算法存在的不足,提出了一种基于不相交乘积项的逻辑探测和拆分算法.该算法通过将逻辑函数的乘积项转化为不相交乘积项,并结合不相交乘积项之间海明距关系将不相交乘积项拆分成互不相交的二部分,使之分别适合RM逻辑综合和布尔逻辑综合.通过对拆分结果分析,本文进一步提出了一种新的逻辑探测方法.实验结果表明,本文的判别结果能对电路综合过程中的逻辑选择提供一个良好的指导作用.     

基于多数覆盖的二级MPRM函数逻辑优化

利用不相交乘积项之间逻辑"或"和逻辑"异或"可以互换的特性,该文将原逻辑函数转化成由不相交乘积项组成的二级混合极性Reed-Muller(MPRM)函数。然后通过搜索不相交乘积项的多数覆盖和检测乘积项间的位操作结果,实现了二级MPRM函数的优化。另外,该文还提出一种基于逻辑覆盖的功能验证方法也被提出用于验证逻辑函数优化前后逻辑功能的等效性。实验显示,与已发表的方法相比,该文的优化算法在保证优化效果的同时使运算速度获得了明显的改进。     

基于近似计算与多数覆盖技术的电路面积优化

针对基于最小项的近似计算技术不适合解决大规模电路面积优化问题,提出一种采用乘积项和逻辑覆盖的电路面积近似计算技术优化算法.利用基于乘积项的多数覆盖技术实现近似逻辑函数搜索,用逻辑覆盖不相交运算实现近似函数错误率计算,可以有效地避免因输入变量增加和最小项数量激增导致算法效率低下甚至无法工作的问题.文中算法用C编程并经MC...     

新型半静态低功耗D触发器设计

本文从简化触发器内部锁存器结构以降低功耗的要求出发，提出了一种新型的半静态D触发器设计。PSPICE模拟表明，新设计逻辑功能正确。与以往一些设计相比，新设计在功耗和速度上获得显著改进。     

划分有限状态机的低功耗实现模型

通过引入映射状态,使得单状态机的状态分配算法可直接应用于被划分的有限状态机,提出了实现划分有限状态机的通用物理模型.对13个MCNC基准电路,采用文中模型进行测试,实验结果与已发表的结果相比,文中模型在功耗和面积的改进方面有一定的优势.     

纳米/CMOS电路单元的快速映射

针对纳米//CMOS混合电路(CMOL)单元映射问题,提出一种基于混合遗传算法的映射算法.将任意布尔电路转换为适于CMOL映射的基于或非门的电路,读入该电路进行染色体编码,形成初始种群;每一代种群经过二维交叉算子、变异算子进行解空间全局搜索,并引入模拟退火算法进行局部搜索使种群个体得以改进.对ISCAS和MCNC标准电路的实验结果表明,采用该算法进行求解不仅使电路面积小、时延短,且具有求解速度快、能处理规模较大电路的特点.     

高性能半静态双边沿D触发器

在分析现有静态结构双边沿触发器和动态结构双边沿触发器优缺点的基础上，该文提出了半静态结构双边沿触发器设计。PSPICE模拟表明，新设计功能正确。与以往一些设计柏比，新设计在功耗、速度、功耗延迟秘以及减少MOS晶体管使用数目等方面都具有明显的优势，从而使新设计具有良好的综合性能。该文的另一个贡献是对双边沿触发器性能的测试方法进行了探讨，提出了测试双边沿触发器最高频率的新方法。     

Cell Mapping for Nanohybrid Circuit Architecture Using Genetic Algorithm

Nanoelectronics constructed by nanoscale devices seems promising for the advanced development of integrated circuits (ICs). However, the lack of computer aided design (CAD) tools seriously hinders its development and applications. To investigate the cell mapping task in CAD flow, we present a genetic algorithm (GA) based method for Cmos/nanowire/MOLecular hybrid (CMOL), which is a nanohybrid circuit architecture. By designing several crossover operators and analyzing their performance, an effcient crossover operator is proposed. Combining a mutation operator, a GA based algorithm is presented and tested on the International Symposium on Circuits and Systems (ISCAS) benchmarks. The results show that the proposed method not only can obtain better area utilization and smaller delay, but also can handle larger benchmarks with CPU time improvement compared with the published methods.