全文获取类型
收费全文 | 335篇 |
免费 | 19篇 |
国内免费 | 108篇 |
学科分类
工业技术 | 462篇 |
出版年
2022年 | 2篇 |
2019年 | 1篇 |
2017年 | 1篇 |
2016年 | 4篇 |
2015年 | 8篇 |
2014年 | 14篇 |
2013年 | 7篇 |
2012年 | 20篇 |
2011年 | 28篇 |
2010年 | 41篇 |
2009年 | 23篇 |
2008年 | 63篇 |
2007年 | 44篇 |
2006年 | 37篇 |
2005年 | 46篇 |
2004年 | 49篇 |
2003年 | 22篇 |
2002年 | 16篇 |
2001年 | 12篇 |
2000年 | 10篇 |
1999年 | 3篇 |
1998年 | 1篇 |
1997年 | 4篇 |
1996年 | 2篇 |
1991年 | 1篇 |
1990年 | 1篇 |
1989年 | 1篇 |
1988年 | 1篇 |
排序方式: 共有462条查询结果,搜索用时 78 毫秒
451.
452.
全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现 总被引:1,自引:0,他引:1
该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度。在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度。对该算法结构进行了仿真,并在FPGA上实现。分析结果表明,改进后的结构有更快的运行速度和更低的功耗。 相似文献
453.
该文基于65 nm CMOS低漏电工艺,设计了一种用于触摸屏SoC的8通道10位200 kS/s逐次逼近寄存器型(Successive Approximation Register,SAR) A/D转换器(Analog-to-Digital Converter,ADC) IP核。在D/A转换电路的设计上,采用7MSB (Most-Significant-Bit) + 3LSB (Least-Significant-Bit) R-C混合D/A转换方式,有效减小了IP核的面积,并通过采用高位电阻梯复用技术有效减小了系统对电容的匹配性要求。在比较器的设计上,通过采用一种低失调伪差分比较技术,有效降低了输入失调电压。在版图设计上,结合电容阵列对称布局以及电阻梯伪电阻包围的版图设计方法进行设计以提高匹配性能。整个IP核的面积为322m267m。在2.5 V模拟电压以及1.2 V数字电压下,当采样频率为200 kS/s,输入频率为1.03 kHz时,测得的无杂散动态范围(Spurious-Free Dynamic Range,SFDR)和有效位数(Effective Number Of Bits,ENOB)分别为68.2 dB和9.27,功耗仅为440W,测试结果表明本文ADC IP核非常适合嵌入式系统的应用。 相似文献
454.
随着半导体工艺的发展,片上系统(System-on-Chip, SoC)内部集成的不同功能IP(Intellectual Property)核越来越多。各IP核通过总线方式连接,多核同时抢占总线很大地制约了片上系统的性能。高效的总线仲裁器可以解决多核抢占总线引起的冲突和竞争问题,提升片上系统性能。该文提出一种改进的高速彩票总线仲裁器。使用4相双轨协议代替时钟实现彩票抽取机制以防止彩票丢弃,采用异步流水线交叉并行的工作方式以提升工作速度。在NINP(NonIdling and NonPreemptive)模型下通过65 nm CMOS工艺的Xilinx Virtex5板级验证,相比经典彩票仲裁器和动态自适应彩票仲裁器,具有更好的带宽分配功能,有效避免撑死和饿死现象,工作速度提高49.2%以上,具有一定的功耗优势,适用于有速度要求的多核片上系统。 相似文献
455.
研究了不同漏极接触孔到栅间距对深亚微米单叉指栅接地N型金属氧化物半导体静电放电保护器件性能的影响,并分析了相关物理机制.基于中芯国际018μm互补金属氧化物半导体工艺进行流片,并进行传输线脉冲测试,得到了不同漏极接触孔到栅间距(DCGS)值的保护器件单位宽度失效电流水平的变化趋势.结合器件仿真,分析了保护器件的电、热分布情况.研究结果表明,DCGS值的增大,使电流密度峰值向远离沟道的方向移动,从而降低了尖端放电的风险.同时,当DCGS值增大到一定阈值时,由于漏区与衬底温度达到平衡,因此失效电流水平出现饱和趋势. 相似文献
456.
基于延迟锁相环原理,提出了一种新型的具有延迟校准功能的可编程多相位时钟电路,能为工作在80MHz的电荷耦合器件信号处理器提供精度高达390ps的时序信号.将主时钟的单周期等分为32份,通过可编程相位组合电路,产生相位及占空比可调的信号,能满足不同电荷耦合器件所需的最优工作时序.传统的延迟锁相环结构随着延迟单元的增加,延迟单元之间不匹配愈加明显,导致输出相位偏离理想位置.引入延迟校准电路可以显著降低相位之间的误差,校准后的多相位时钟信号接入可编程相位组合器进行选择组合,产生所需的高精度时序信号.基于SMIC 0.18μm 3.3V CMOS工艺完成设计,在80MHz主时钟下的后仿真结果表明:电路可产生占空比范围为2%~98%的输出时钟,校准后的延迟误差小于5ps,边到边抖动为 1.14ps,有效地保证了相位精度. 相似文献
457.
基于改进的RLC互连树等效Elmore延时模型,建立了考虑电感效应和工艺波动影响的互连延时统计模型,并推导出计算互连延时均值与标准差的计算公式.计算结果表明,与目前广泛应用的Monte Carlo分析方法相比,采用新模型计算得到的RLC互连延时均值误差低于1.27%,标准差误差则低于5.23%,而且计算耗时仅为1000次以上Monte Carlo分析的0.01%. 相似文献
458.
该文提出了一种结构简单的高性能带隙电压基准源。电路设计中采用负反馈箝位技术实现电压箝位,消除了运放自身失调效应的影响,简化了电路设计;输出部分采用调节型共源共栅结构,保证了高的电源抑制比(PSRR)。整个电路采用SMIC0.18m标准CMOS工艺实现,并用HSPICE进行仿真,结果表明所设计的电路在-15~70℃范围内的温度系数为10.8ppm/℃,直流PSRR为74.7dB,在10Hz~1MHz频带内的总的输出噪声电压为148.7V/sqrt(Hz)。 相似文献
459.
基于互连的一种FPGA最优功耗延时积设计 总被引:1,自引:1,他引:0
为了有效地解决困扰现场可编程门阵列发展的功耗延时积问题,采用集成电路互连的分段式结构和低压摆电路,提出了一种基于互连的最优功耗延时积现场可编程门阵列设计方法. 对于产生传输线效应的现场可编程门阵列互连,通过优化互连的段数,在互连最外面的输入端和输出端分别连接低压摆电路的驱动部分和接收部分,在内部的每段互连之间插入最优尺寸的缓冲部分. 理论与模拟表明,用这种方法设计的现场可编程门阵列能使功耗延时积减小近一个数量级,同时较好地保持现场可编程门阵列的面积性能. 相似文献
460.
碳化硅CMOS倒相器温度特性 总被引:1,自引:1,他引:0
建立了6H-SiC材料和器件模型,应用二维器件仿真软件MEDICI对所设计的亚微米6H-SiC CMOS倒相器的温度特性进行了研究.研究结果表明,该倒相器在600K的高温下仍可以正常工作,且具有良好的电压转移特性和瞬态特性;在300~600K的温度范围内,倒相器阈值电压由1.218V变化到1.274V,变化幅度较小. 相似文献