基于VHDL的一种改进型数字锁相环的设计与实现

研究了一种用估计周期值来调整计数器和控制器的改进型数字锁相环的实现方案。介绍了改进型数字锁相环的原理,详细分析各组成部分的性能,最后给出基于VHDL语言的实现过程。仿真结果表明,设计的锁相环具有宽频带、大相差、捕获时间短、性能稳定的特点。     

锁相环中克服非理想因素的鉴相器和电荷泵设计

讨论了锁相环中鉴相器和电荷泵中非理想因素及其克服方法.电路设计采用SMIC 0.18 μm CMOS工艺和Cadence Spectre仿真器.通过在重置反馈路径上加入延迟单元的方法来消除鉴相器的死区.比较了两种传统电荷泵电路的设计方法,通过加入Replica Bias电路和单位增益运放,实现了上下电流的高匹配性.     

无线射频收发系统硬件设计

针对目前短程开放段无线通信系统双工通信终端不对称现象,设计智能化无线射频收发两用硬件终端系统。在对系统框架进行研究后,使用单片微控制器MSP430F1121和射频模块TRF6900作为主芯片的方案。通过计算主要功能模块的外围电路参数,完成了系统电路设计。该系统实现了收发端完全对等使用,而且电路结构简单,具有低成本、低功耗等优点,可广泛应用在无线网络终端设备中。     

鉴相器在短波广播发射机调谐控制中的运用

在短波发射机中使用鉴相器可以达到自动调谐的目的,本文主要介绍了鉴相器的工作原理及电路形式,并重点分析了鉴相器在短波发射机调谐控制中的应用,并结合实例对调谐系统工作中常出现的故障进行分析处理。     

一种改进的全数字锁相环设计

本文在介绍了经典全数字锁相环(all digital PLL,ADPLL)的基础上,提出了具有捕获锁定未知输入信号频率功能的ADPLL,使用方便,应用广泛.本文详尽的描述了系统的工作原理和关键部件的设计,通过计算机进行了仿真验证,并在可编程逻辑器件(FPGA)中予以实现.     

一种新型的用于高速串行接口电路的单片锁相环电路设计

本文提出了一种新型的适用于USB2.0高速模式480MHz时钟产生的单片锁相环(PLL)电路.该PLL电路由一个鉴频鉴相器电路、一个电荷泵、一个低通滤波器、一个压控振荡器和分频器组成.论文着重对由环型差分对组成的压控振荡器电路进行了优化.电路的设计基于TSMC的0.25(m CMOS混合信号模型,电路的前后仿真结果表明该电路不仅能产生频率为480MHz的时钟信号,并且抖动(jitter)只有2ps rms,锁定时间(lock time)是1.8(s,完全满足USB2.0接口芯片对PLL的要求.     

基于鉴相技术的高精度无线定位方法

介绍了利用鉴相器AD9901区分输入鉴相器的两列波的相位差,这种方法是在机车轨道两端各安装一个无线电发射机,当机车在轨道上行驶时,装在机车上的无线电接收机对接收到的两个无线电波进行相位比较,根据相位差来进行精确定位的一种新方法,理论上证实了利用鉴相器进行无线精确定位的可行性,在具体的实现方法上有一定的创新性。     

手机常见信号的测试

手机中很多关键测试点，用万用表测量很难确定信号是否正常，因此，必须借助示波器进行测量。示波器是反映信号瞬间变化过程的仪器，它能把信号波形变化直观显示出来。手机中的脉冲供电信号、时钟信号、数据信号、系统控制信号、RXI/Q、TXI/Q以及部分射频电路的信号等，     

石英晶体参数测量的数字鉴相系统

石英晶体做为高精度频率源的核心部件被广泛应用于各个领域,对于高精度的石英晶体谐振频率的测量需要进行精确稳定的相位差检测;为了提高相位差测量精度,研究了高精度的数字鉴相方法,该方法可以提高π网络零相位法的检测精度,并且在鉴相的同时实现鉴频和鉴幅,可以利用鉴频提高鉴相的精度,利用鉴幅加快π网络检测速度;为了验证数字鉴相方法的有效性,研制了基于DSP的石英晶体参数测量π网络零相位法系统,利用该系统检测石英晶体的谐振频率,检测误差达到2PPM。     

用光电编码器实现单键飞梭功能

“单键飞梭”作为一种用户输入方法,其输入方式灵活可靠,特别适合应用在嵌入式仪器设备和手持式设备上。本文利用CPLD鉴相控制模拟开关,模拟手动按键得到统一的PS/2码,从而简化软件设计,提高了用户输入效率。1光电Trimknob的工作原理光电Trimknob又称为光电编码器(opticalencod