多台阶介质槽隔离的SiCOI MESFET器件

用二维器件仿真软件MEDICI对SiCOI (SiC on insulator) MESFET的击穿特性进行了研究,提出了一种新的SiCOI MESFET器件介质槽隔离结构,即多台阶介质槽隔离结构.研究结果表明,与单介质槽隔离SiCOI MESFET相比,多台阶结构在保持高击穿电压的情况下,可以大大提高器件的饱和漏电流和跨导.多台阶介质槽隔离SiCOI MESFET是一种兼顾高击穿电压和大电流的功率器件结构.     

高栅压电子注入损伤对产生电流的影响

用反向GD法研究了高栅压应力下的LDD nMOSFET中的损伤情况.发现这种应力下产生电流峰值随着应力时间的增大变小,峰值变小和氧化层中负陷阱电荷增大的趋势一致.峰值变小是由于应力中氧化层陷阱电子起主导作用,从而减小了漏电压的有效作用,使得产生率最大值变小.应用这种新模型定量得出了影响漏电压的等效电荷密度.     

绝缘层上单轴应变硅的应力计算与分析

为了研究晶圆级绝缘体上单轴应变硅的应力分布与应力变化趋势,首先利用绝缘体上硅晶圆在机械弯曲状态下退火的工艺,成功制作了绝缘层上单轴应变硅晶圆,其优点是工艺简单、成本低、应变量高．应用ANSYS仿真软件,重点对不同弯曲半径、不同晶向的机械致绝缘层上单轴应变硅晶圆的应力情况进行了模拟计算．模拟结果表明,应力随弯曲半径的减小而显著增加,且沿弯曲方向的应力最大,适于作为应变互补金属氧化半导体器件的沟道方向,但应力分布的均匀性会随弯曲半径的减小而略有下降．最后利用光纤光栅法对制备的绝缘层上单轴应变硅晶圆的应力分布进行了测量,其结果与ANSYS模拟结果吻合,证明了ANSYS模拟分析的准确性．     

一种新型介质槽隔离SiCOI MESFET

提出了一种新型的 Si COIMESFET器件结构 ,即介质槽隔离 Si COIMESFET。模拟结果表明 ,新型结构器件与常规平面 Si COI MESFET器件相比 ,击穿电压得到很大提高 ,从 3 80 V提高到近 1 1 0 0 V,而饱和漏电流和跨导下降。但通过器件结构的优化设计可以保障在击穿电压提高的同时漏电流和跨导不会发生大的退化。该器件结构为高温、抗辐照和大功率集成电路研制打下基础。     

考虑缺陷形状分布的IC成品率模型

实现了基于圆缺陷模型的蒙特卡洛关键面积及成品率估计,模拟了圆缺陷模型估计的成品率误差与缺陷的矩形度之间的关系,提出了更具有一般性的两种集成电路成品率模型,它们分别对应于矩形度相同和不同的缺陷．仿真结果表明该模型为成品率的精确表征提供了新途径．     

CMOS工艺中GG-NMOS结构ESD保护电路设计

采用GG-NMOS结构的ESD保护电路的工作原理和对其进行的ESD实验,提出了一种保护电路的栅耦合技术方案,并达到了预期效果．通过实验可以看出其性能达到了人体放电模式的2级标准．在模拟的基础上可确定损伤的机理和位置,从而给出了由ESD导致的栅氧化层损伤的微观机制．     

AlGaN基PIN光电探测器的模型与模拟

在漂移扩散方程的基础上建立了AlGaN p-I-n光电探测器的物理模型,分析了多种结构AlGaN p-I-n光电探测器的光谱响应,并讨论了AlGaN/GaN异质结界面极化效应对太阳盲区p-GaN/I-Al0.33Ga0.67N/n-GaN倒置异质结结构p-I-n光电探测器(inverted heterostructure photodetectors,IHPs)UV/Solar选择比(280nm与320nm响应度之比)的影响．结果表明：优化p层是提高器件光谱响应的有效途径;为获得较高的UV/Solar选择比,光伏模式(零偏压)为太阳盲区p-GaN/I-Al0.33Ga0.67N/n-GaN IHPs的最佳工作模式;在光伏模式下考虑极化效应影响时,Ga面p-GaN/I-Al0.33Ga0.67N/n-GaN IHPs器件的UV/Solar选择比可达750,与Tarsa等人报道的三个量级的实验结果基本一致．     

AlN阻挡层对AlGaN/GaN HEMT器件的影响

利用低压MOCVD技术在蓝宝石衬底上生长了AlGaN/GaN异质结和AlGaN/AlN/GaN异质结二维电子气材料,采用相同器件工艺制造出了AlGaN/GaN HEMT器件和AlGaN/AlN/GaN HEMT器件.通过对两种不同器件的比较和讨论,研究了AlN阻挡层的增加对AlGaN/GaN HEMT器件性能的影响.     

矩形缺陷轮廓的成品率模型

现有成品率及关键面积估计模型中,假定缺陷轮廓为圆,而实际缺陷轮廓为非规则形状.本文提出了矩形缺陷轮廓的成品率模型,该模型与圆模型相比,考虑了缺陷的二维分布特性,接近真实缺陷形状及IC版图布线和成品率估计的特点.比较了新模型与真实缺陷及其圆模型引起的成品率损失,表明新模型在成品率估计方面更加精确,这对成品率精确估计与提高有重要意义.     

超深亚微米集成电路的铜互连技术布线工艺与可靠性

随着VLSI器件特征尺寸的缩小,对互连集成技术提出了新的要求．铜作为新的互连线材料,能够有效地减小互连延时,提高互连性能．论述了铜互连技术中低k介质材料、势垒层材料以及铜互连布线的大马士革工艺．提出当通孔倾斜角为20°、Ta为势垒材料时,能够有效地改善铜互连技术的势垒性能,并且提高其可靠性．