高速芯片设计中时序的研究

高速芯片设计中所有时序的容差都非常小,而互连延迟在整个时序预算中所占的比例随着速度的升高而变大。因此为了满足其高速性能,一方面要精确地定位电路各部分的延迟模,另一方面必须把实际布图后互连延迟信息返标到逻辑综合环境。文章结合ＢＡＰ１０２４芯片的设计,对这方面进行了研究。     

改进DCL的花卉子类细粒度分类算法

针对现有的单一细粒度识别模型不能识别无训练样本花卉子类这一实际情况,结合DCL与KNN提出了一种将细粒度特征映射到高维空间自动分类的方法,实现无训练样本的子类分类。同时针对同一花卉子类特征较为相似且可能存在类间样本不均衡问题,改进了DCL模型的损失函数(focal loss),通过对比损失(contrastive loss)加大子类的类间距,用focal loss平衡类别损失。最后在308类样本不均衡的牡丹花上进行实验。实验结果表明:改进算法后有训练样本的子类准确率为0.932,F1值为0.925,较原始DCL算法有了较大的提升,对未训练样本的子类准确率为0.903,F1值为0.888。     

MTBF和MTTR在设备预防保全中的应用

基于对设备预防保全和MTBF及MTTR概念的理解,建立了MTBF和MTTR数据信息收集、计算与综合分析方法,并介绍了MTBF和MTTR综合分析法在设备预防保全中的应用。     

电荷共享对于CMOS逻辑门单粒子瞬态响应的影响

随着CMOS工艺继续缩小,单粒子瞬态脉冲已经成为航天用数字电路的重要故障来源。同时,相邻晶体管之间的电荷共享也随之增加并导致组合电路中单粒子瞬态脉宽缩短,即脉宽抑制效应。之前的文献提出了PMOS到PMOS的脉宽抑制,而本文提出了三种新的脉宽抑制机理(NMOS到PMOS,PMOS到NMOS和NMOS到NMOS),并且通过90纳米三维工艺混合仿真进行了验证。本文的贡献主要有以下三点：1）除了PMOS到PMOS的情况,90纳米工艺下脉宽抑制在PMOS到NMOS和NMOS到NMOS中同样比较明显;2）脉宽抑制效应总体上与粒子入射能量关系较弱,而与粒子入射角度和版图结构(晶体管间距和N阱接触)关系较强。3）紧凑的版图和级联反向单元可以用来促进组合电路中的单粒子瞬态脉宽抑制效应。     

浅谈呼伦贝尔广播电视台新闻媒资系统的特点与在新闻制作中的应用

媒体资产数字化、网络化是当前音像资料管理发展的趋势,实现从数字化生产管理到媒体资产管理的转交,媒体资产管理系统已经成为信忠数字化过程中不可或缺的部分。广播电视行业只有节目资料的数字化以后才能真正实现行业整体的网络化、信忠化。因此,电视台建立媒体资产管理系统是数字化的必经之路。本文重点介绍了呼伦贝尔广播电视台媒体资产管理系统的特点与应用情况。     

片头动画的创意和制作体会

现今片头动画已经成为任何影视节目当中不可或缺的点睛之笔,高水平的动画作品蕴藏着丰富的设计思想和很高的审美价值,而片头动画作品在创意和制作上都有着必须遵循的审美要求和设计原则。     

化学刻蚀高硅铝合金缸套的摩擦磨损性能

采用对置往复式摩擦磨损试验机,选用铬基陶瓷复合镀活塞环(CKS环)为配副试样,研究机械珩磨+化学刻蚀法加工高硅铝合金缸套的摩擦磨损性能。通过测量摩擦因数、磨损量,用扫描电子显微镜(SEM)和激光共聚焦显微镜(LSM)观察分析摩擦副磨损前后表面形貌。结果表明:在20℃下,将机械珩磨的高硅铝合金缸套试样浸入浓度为5%的NaOH溶液中腐蚀2min,可制备出硅颗粒凸出高度约为1μm的工作表面;相对于单纯采用机械珩磨加工方法制备的高硅铝合金缸套,机械珩磨+化学刻蚀加工的高硅铝合金缸套摩擦副的摩擦因数可从0.141 41降至0.129 56,降幅约为8.38%,两者的磨损量相近。采用机械珩磨加工方法的高硅铝合金缸套磨损试验后表面有磨粒磨损带来的轻微划痕,而化学刻蚀后的缸套磨损表面没有发现划痕现象,与其对磨的活塞环的磨损状况也较轻微。     

应用常规测井资料识别单井裂缝发育层段的方法

天然断裂缝发育与否，对特低孔特低渗油气藏而言意义重大，钻探取芯资料观察，成像测井资料观察是了解储层天然裂缝发育与否最直接，最可靠的方法，由于油气藏不同部位，不同层段因地应力差异大，天然裂缝发育程度差异很大，上述研究了解天然裂缝发育程度的方法成本太高，研究应用常规测井资料识别单井裂缝发育井段就显得十分必要了，安棚油田深层系应用双侧向测井和补偿声波测井等资料计算，识别单井裂缝发育井段的实践表明，应用常规测井资料计算，识别单井裂缝发育井段的方法是经济可行的。     

基于SRAM的FPGA连线资源的一种可测性设计

FPGA(Field Programmable Gate Array)中连线资源所占面积最大,结构复杂,出现故障概率大,如何减少它的测试时间以降低测试成本,是很多研究者共同的目标.本文提出在FPGA芯片内插入多条移位寄存器链,只对开关盒连线资源进行编程下载,使得开关盒连线资源的测试时间比传统方法减少99%以上,大大减少了测试时间,降低了测试的成本.     

千里走单骑

你说你心中有颗种子已经发芽,原本安宁的心上需要肥沃的养料。