GF(q)域上非规则LDPC码EXIT图分析方法研究

GF(q)域上非规则LDPC码是二进制非规则LDPC码在有限域GF(q=2p)上的扩展,在码长和码率相等的情况下,具有比二进制非规则LDPC码更优异的性能。如何分析GF(q)域上非规则LD-PC码的迭代译码性能是其能否有效应用的关键。基于迭代译码结构,本文研究了AWGN信道下GF(q)域上非规则LDPC码的EXIT图分析方法,推导了其计算表达式;提出了利用EXIT图变量节点与校验节点联合优化准则。仿真结果表明,相对密度进化方法,该方法计算出的收敛门限值的精度稍有下降,却极大地降低了计算复杂度;在相同通信条件下,通过联合优化准则设计的GF(q)域上的非规则LDPC性能优于二进制非规则LDPC码;得到的收敛门限对应的信噪比非常接近香农限,进一步验证了EXIT图分析工具的优越性。     

具有快速译码收敛速度的LDPC码设计

为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。仿真实验表明,采用该算法设计的LDPC码,在采用基于变量节点的分层置信度传播（VL-BP）译码算法下,平均迭代次数有明显的降低。另外,对于置信度传播（BP）译码算法和VL-BP译码算法来说,设计的LDPC码具有更优的误码性能。     

基于EXIT图的正则LDPC码性能分析研究

EXIT（EXtrinsic Information Transfer）图分析方法可以看作密度进化技术的一种简化,具有实现简单的优点,并且在不同的信道、调制方案以及检测器中都可以使用。在详细阐述了EXIT图分析方法的基础上,给出了基于EXIT图的正则LDPC码的门限判决算法,进一步通过计算机仿真分别给出了变量节点译码器和校验节点译码器的EXIT曲线,以及不同的信道信噪比下（3,6）正则LDPC码EXIT图的变化规律,直观地对迭代译码过程中的互信息变化进行了描述分析。     

累积码EXIT曲线的高效数值求法

累积码作为非规则RA码的分量码之一,除了在纠删信道上具有显式的EXIT函数之外,在一般信道上其EXIT曲线均由仿真获得。由仿真获得累积码EXIT曲线不但增加了非规则RA码的设计复杂度,而且使得整个设计过程无法实时完成。首先证明对于累积码而言,串行和积算法与BCJR算法是等价的;在此基础上,证明了累积码在串行和积译码时,与译码中间变量相关的互信息具有平稳特性;利用该平稳特性,推导了累积码EXIT函数的隐式表达式,从而给出一种求解累积码EXIT曲线的高效数值算法。采用该方法获得的EXIT曲线与仿真结果一致,能够显著降低非规则RA码的设计复杂度,并使非规则RA码的设计实时化。     

基于差分进化的非规则LDPC码优化设

为优化非规则低密度奇偶校验(LDPC)码的度分布,引入差分进化(DE)极值搜索算法,根据差分进化后的最佳成员矢量,确定非规则LDPC码变量点的度分布。基于期望码率和变量点的度分布调整校验点的度分布,获得期望码率下的LDPC码。为提高优化搜索效率,改进差分进化停止准则,从而有效控制进化迭代次数。在此基础上,设计一组加性高斯白噪声(AWGN)信道下的非规则LDPC码。实验结果表明,该方法的译码复杂度低,设计的LDPC码具有较高的噪声门限。     

5G低密度奇偶校验码的低复杂度偏移最小和算法

为了提高低密度奇偶校验（LDPC）码偏移最小和（OMS）算法的误码性能,基于5G NR标准提出了一种5G LDPC码的低复杂度OMS算法。针对传统算法中偏移因子值计算不够准确问题,使用密度进化获取更加精准的偏移因子值,用于校验节点更新,以增强OMS算法的性能;并使用线性近似方法对获得的偏移因子值进行近似处理,在保证译码性能的情况下降低了算法的复杂度。针对变量节点振荡现象对译码的影响,将节点更新前后的对数似然比（LLR）消息值加权处理,削减变量节点的振荡性,提高了译码器收敛速度。仿真结果表明,与归一化最小和（NMS）算法和OMS算法相比,在误比特率（BER）为10^-5时所提算法译码性能可以获得0.3~0.5 dB的增益,平均迭代次数分别降低了48.1%和24.3%,同时与对数似然比-置信传播（LLR-BP）算法也只相差近0.1 dB。     

LDPC在QPSK调制下的最小和整数译码

低密度奇偶校验码(LDPC码)具有逼近香农限的优良性质。基于此,对LDPC码在QPSK调制下的最小和译码算法进行研究,提出一种基于整数运算的最小和译码算法,算法中所有变量都用固定长度的整数表示,便于硬件实现。仿真实验证明,该算法的性能与基于高精度浮点数的和积译码算法接近。     

一种中继节点上的网络-信道编码联合设计方案

网络编码技术由于其能提高网络吞吐量、具有较好的鲁棒性、能有效提高中继节点转发效率等优点成为目前广泛关注的研究热点。在中继节点上,采用网络一信道编码联合设计方案能进一步提高系统的误码性能。基于Razaghi等人研究的两种双层LDPC码（Bilayer LDPC,分为删余型和延长型）,设计了一种在中继节点上联合设计的网络双层LDPC延长码（Network Bilayer Lengthened LDPC,NBL—LDPC）。给出了此码的编译码过程,并针对此码,对高斯密度进化算法进行改进,计算误码率并完成误码性能仿真。仿真结果表明,所提出的编码方案性能要优于利用双层LDPC删余码设计的网络双层LDPC删余码（Network Bilayer Expurgated LDPC,NBE—LDPC）。     

非规则LDPC码及编解码器研究

提出一种非规则低密度奇偶校验码（LDPC）的联合构码、编解码方案。在一定的约束条件下，构造了基于准循环码和重复累加码的非规则LDPC码集。提出该码集的通用编码器和解码器构架。实验结果表明，这种非规则码集在高码率情况下，性能优于DVB-S2，具有优秀的纠错性能，还可以映射到精简的编码器和高速的解码器。     

基于IEEE802.16e协议的无短环的LDPC缩短码设计

IEEE802.16e协议给出的LDPC码是短码时,其校验矩阵存在大量的短环,针对这一问题,设计了一种新的LDPC缩短码方案。该方案在现有的IEEE802.16e标准的LDPC码的校验矩阵设计框架下,提出了一种分块修正子校验矩阵的设计方案,这种方案用准循环矩阵和有限几何法联合优化的方法构造了扩展因子zf=48的校验矩阵,运用同步顺序搜索度数节点的方式,使缩短码情况下的校验矩阵无4环并且仅含有少量6环。在AWGN信道下仿真实验表明,码率为0.5的情况下,改进后的码字不仅保持了IEEE802.16e标准编码的快速编码性能,并且误码率仅比此时的香农限多了1.1dB     

基于GPU的LDPC增强准最大似然译码器并行实现

增强准最大似然(EQML)译码器对于码长较短的低密度奇偶校验(LDPC)码的译码性能优于传统置信传播(BP)译码器,可较好满足5G移动通信的高可靠性要求,但由于其计算结构复杂导致译码速度大幅降低。为提高EQML译码器的译码速度,提出一种基于GPU的EQML译码器并行化加速方案,压缩并存储不规则LDPC码的奇偶校验矩阵,通过对传统BP译码算法进行重新排序以最大化利用Kernel中的线程,并对再处理过程中的每个阶段进行多码字并行译码,实现内存访问优化及流并行译码。实验结果表明,基于GPU的EQML译码器在保持纠错性能的同时,相比基于CPU的EQML译码器的译码速度约提升了2个数量级。     

基于非正则低密度校验码的图像传输

对Ma的图像传输中正则低密度校验(LDPC)码的应用研究进行了拓展,考虑了移动通信室内测试环境下非正则LDPC码在图像传输中的应用。本文不仅研究了相同码长下非正则LDPC码和正则LDPC码的性能比较,还分析了不同码长、不同girth(Tanner图中的最短长度环)分布下LDPC码的性能。仿真结果表明,相同码长的情况下,非正则LDPC码用于图像传输系统带来了更好的性能提高,纠错性能要明显优于正则LDPC码,在误比特率为1×10-3时,非正则码与正则码相比获得了1.6 dB的性能增益;而LDPC码的码长越长,码的平均girth越大,系统的性能则会得到进一步的改善。     

可变码长LDPC码的GAU构造算法

考虑度分布、最小环长和环近似外信息度等因素,从减少短环和增加外信息度入手,提出了可变码长LDPC码的GAU(Girth ACE union)构造算法。该算法构造的校验矩阵能适应较大范围的码长变化,其短码的纠错性能与802.16e中的LDPC码相当,中长码的性能较后者略优。不同码长的码字具有结构相同的校验矩阵,便于编译码器对所有码长采用同一架构设计,能有效降低编译码器的实现复杂度。GA U算法适用于支持可变长度数据传输的各类通信系统的LDPC码设计,具有重要的理论意义和 实用价值。     

LDPC码与ARQ在水声通信中的性能研究

在水声通信中,有些情况下系统中要求误码率非常低,仅仅靠信道编码的方法不能满足通信质量要求。循环冗余校验码（CRC）是一种性能良好的循环码,非常适用于检错系统,低密度校验码（LDPC）性能接近香农极限的信道编码之一,其译码复杂度远远小于Turbo码。为了满足低误码率的要求,提出了一种将LDPC码和自动重发请求（ARQ）结合应用的方法,在CRC校验之后进行信道编码,在保证通信质量的前提下尽量减小发送信息的冗余度。仿真结果表明,该方法可以将误码率降低到10^-9以下。     

高性能准循环低密度奇偶校验码在导航信号中的应用

全球定位系统(GPS)在其现代化计划中选择低密度奇偶校验(LDPC)码作为其将来的L1C电文的信道编码方案,能够获得优异的译码性能,但复杂度也相对提高,所采用随机LDPC码的编码器和解码器的硬件实现较为困难。在802.16e协议中提出的LDPC码的基础上,提出一种增强型的准循环低密度奇偶校验(QC-LDPC) 码,其校验矩阵同时具有准循环结构和近似下三角结构,且最小圈长为8,克服了随机LDPC码的缺点。仿真结果表明,所构造的QC-LDPC码性能优于802.16e协议中的LDPC码和GPS L1C电文中采用的LDPC码,对我国“COMPASS”导航系统的信道编码方案具有参考价值。     

基于GPU的低密度奇偶校验码译码加速技术

随着通信技术的发展,通信终端逐渐采用软件的方式来兼容多种通信制式和协议。针对以计算机中央处理器（CPU）作为运算单元的传统软件无线电架构,无法满足高速无线通信系统如多进多出（MIMO）等宽带数据的吞吐率要求问题,提出了一种基于图形处理器（GPU）的低密度奇偶校验（LDPC）码译码器的加速方法。首先,根据GPU并行加速异构计算在GNU Radio 4G/5G物理层信号处理模块中的加速表现的理论分析,采用了并行效率更高的分层归一化最小和（LNMS）算法;其次,通过使用全局同步策略、合理分配GPU内存空间以及流并行机制等方法减少了译码器的译码时延,同时配合GPU多线程并行技术对LDPC码的译码流程进行了并行优化;最后,在软件无线电平台上对提出的GPU加速译码器进行了实现与验证,并分析了该并行译码器的误码率性能和加速性能的瓶颈。实验结果表明,与传统的CPU串行码处理方式相比,CPU+GPU异构平台对LDPC码的译码速率可提升至原来的200倍左右,译码器的吞吐量可以达到1 Gb/s以上,特别是在大规模数据的情况下对传统译码器的译码性有着较大的提升。     

抗突发错误的短码长随机LDPC码设计

短码长低密度奇偶校验(LDPC)码校验矩阵列相关性较大,易出现突发错误。为了提高短码长LDPC码抗突发错误能力,提出一种分层随机构造的非规则LDPC码,通过在各层中随机地分配比特节点的边,利用分层随机的结构特点,降低了校验矩阵的列相关性,使得短码长时具有较好的抑制突发错误的能力。通过计算码字最小汉明距离以及相邻列的列相关性,证明了该设计方法的有效性。仿真结果显示,短码长时采用该方法构造的LDPC码较PEG法、CCSDS标准、IEEE802.16e标准LDPC码在低信噪比时性能优势较为明显。