可快速编码的非规则LDPC码度分布优化

可快速编码的LDPC码校验矩阵的结构特殊,所以在其度分布优化时无法使用一般的优化方法。针对两种可快速编码的非规则LDPC码,提出了带有特定约束的差分进化度分布优化方法。首先分析了扩展非规则重复累积码构造法和循环置换矩阵构造法两种可快速编码LDPC码的构造方法,提出了两种LDPC码度分布序列设计的特定约束,然后阐述了非规则LDPC码的密度进化原理,分析了AWGN信道下密度进化的高斯近似,接着结合差分进化方法,将度分布的特定约束转化为度分布序列各分量的相关性描述以便利用差分进化实现度分布优化,最后给出了优化的度分布序列。仿真结果表明,优化的度分布序列优于先前文献的优化结果。     

基于差分进化的IRA码度分布优化

针对一般LDPC码优化方法无法有效实现IRA码度分布优化的问题,提出了特定约束下IRA码度分布的优化方法。结合密度进化的高斯近似算法优化IRA码度分布序列,提取了IRA码检验矩阵构造的特定约束以改进差分进化算法。仿真结果表明,所设计的度分布序列的噪声门限高且搜索时间比改进前减少30%。     

GF(q)域上非规则LDPC码EXIT图分析方法研究

GF(q)域上非规则LDPC码是二进制非规则LDPC码在有限域GF(q=2p)上的扩展,在码长和码率相等的情况下,具有比二进制非规则LDPC码更优异的性能。如何分析GF(q)域上非规则LD-PC码的迭代译码性能是其能否有效应用的关键。基于迭代译码结构,本文研究了AWGN信道下GF(q)域上非规则LDPC码的EXIT图分析方法,推导了其计算表达式;提出了利用EXIT图变量节点与校验节点联合优化准则。仿真结果表明,相对密度进化方法,该方法计算出的收敛门限值的精度稍有下降,却极大地降低了计算复杂度;在相同通信条件下,通过联合优化准则设计的GF(q)域上的非规则LDPC性能优于二进制非规则LDPC码;得到的收敛门限对应的信噪比非常接近香农限,进一步验证了EXIT图分析工具的优越性。     

非规则LDPC码度分布优化算法研究

由于差分进化和微粒群优化都能实现非规则LDPC码最优度分布序列的搜索,因此有必要分析两种方法的特点和性能以便在特定应用环境中选择合适的方法.针对非规则LDPC码度分布的优化,介绍了差分进化和微粒群优化两种进化方式的极值搜索算法,分析了基于和积算法及其简化算法的密度进化理论,提出了可变步长的门限搜索方法.通过仿真,从算法复杂度和性能两方面比较了几种极值搜索算法和门限计算方法.这对促进LDPC码的理论分析和应用研究具有重要的指导意义,提出的可变步长门限搜索方法可大幅提高门限搜索速度.     

一种AWGN信道下非规则LDPC码的优化方法

提出了一种加性高斯噪声（AWGN）信道下非规则低密度奇偶校验（LDPC）码的优化方法。利用LDPC码迭代译码算法下变量节点与校验节点的EXIT曲线之间的面积反映码的收敛阈值与香农限的差距这一特点,设计表示两条EXIT曲线之间面积的函数F,该函数可以衡量非规则LDPC码的性能,F值越小,LDPC码的收敛阈值就越接近香农限。仿真显示,合理设计变量节点和校验节点,减小函数F的值,能够提高非规则LDPC码的性能。     

非规则LDPC码及编解码器研究

提出一种非规则低密度奇偶校验码（LDPC）的联合构码、编解码方案。在一定的约束条件下，构造了基于准循环码和重复累加码的非规则LDPC码集。提出该码集的通用编码器和解码器构架。实验结果表明，这种非规则码集在高码率情况下，性能优于DVB-S2，具有优秀的纠错性能，还可以映射到精简的编码器和高速的解码器。     

具有快速译码收敛速度的LDPC码设计

为了提高非规则LDPC码译码的收敛速度,提出了一种具有快速收敛速度的LDPC码构造算法。该算法在原有非规则LDPC码的基础上,通过对校验矩阵进行列重排,来提升信息比特译码的可靠性,以此降低迭代次数,提高收敛速度。仿真实验表明,采用该算法设计的LDPC码,在采用基于变量节点的分层置信度传播（VL-BP）译码算法下,平均迭代次数有明显的降低。另外,对于置信度传播（BP）译码算法和VL-BP译码算法来说,设计的LDPC码具有更优的误码性能。     

高速LDPC码分层译码器设计

设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix II系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的TPMP译码方案相比,可减少近一半的平均译码迭代次数,而且可以显著降低RAM块的使用数量.整个设计具有很强的扩展性和通用性,只需作事先存储校验矩阵式样及行重信息,即可支持任意码率、规则及非规则码的准循环LDPC译码.     

大围长结构化LDPC码构造方法

在LDPC码的构造中,校验矩阵拥有大围长对于改善码的性能有着重要的意义.结构化是提高码实用性的关键.提出一种低复杂度的基于列差搜索法(Column-Difference Search AIgorithm)的准循环LDPC码构造方法,用以设计大围长和任意码率的规则QC-LDPC码(以下称为CDS-LDPC码).该方法可线性编码,易于IC实现.仿真结果表明,该方法构造的各种码率CDS-LDPC码在BER性能上均优于对应的随机码,与同属QC-LDPC码的Tanner码和Array码相比明显提高了0.79～3.28dB,并且在码长、码率等参数设计上更为灵活.     

基于FPGA的规则(3,6)LDPC码译码器

基于软判决译码规则,采用完全并行的解码结构,使用Verilog硬件描述语言,在Xilinx公司的FPGA(Virtex-2 xcv 1000)上实现了码率为1/2、帧长为20bit的规则(3,)LDPC码的译码器,最大传输速率可达20Mbps。对LDPC码的实际应用具有重要的推动作用。     

低编码复杂度不规则准循环LDPC码的构造方法

针对不规则低密度奇偶校验码（LDPC码）误码性能好,但编码复杂度高的问题,利用重复积累码（RA码）能有效编码的特性和掩模技术,提出了一种不规则LDPC码的构造方法,该码具有线性复杂度的编码算法。该构造方法,首先对RA码的校验矩阵进行了改进,消除了RA码常产生的错误平层效应;然后基于范德蒙矩阵构造了一种新的校验矩阵,该校验矩阵具有代数结构,易于硬件实现。理论分析和实验结果表明,构造的不规则LDPC码的编码复杂度低于Mackay随机码,在加性高斯白噪声（AWGN）信道条件下,误码率为1.0×10^-4时,比Mackay随机码性能提高约0.4~0.6 dB。     

一种中继节点上的网络-信道编码联合设计方案

网络编码技术由于其能提高网络吞吐量、具有较好的鲁棒性、能有效提高中继节点转发效率等优点成为目前广泛关注的研究热点。在中继节点上,采用网络一信道编码联合设计方案能进一步提高系统的误码性能。基于Razaghi等人研究的两种双层LDPC码（Bilayer LDPC,分为删余型和延长型）,设计了一种在中继节点上联合设计的网络双层LDPC延长码（Network Bilayer Lengthened LDPC,NBL—LDPC）。给出了此码的编译码过程,并针对此码,对高斯密度进化算法进行改进,计算误码率并完成误码性能仿真。仿真结果表明,所提出的编码方案性能要优于利用双层LDPC删余码设计的网络双层LDPC删余码（Network Bilayer Expurgated LDPC,NBE—LDPC）。     

基于非正则低密度校验码的图像传输

对Ma的图像传输中正则低密度校验(LDPC)码的应用研究进行了拓展,考虑了移动通信室内测试环境下非正则LDPC码在图像传输中的应用。本文不仅研究了相同码长下非正则LDPC码和正则LDPC码的性能比较,还分析了不同码长、不同girth(Tanner图中的最短长度环)分布下LDPC码的性能。仿真结果表明,相同码长的情况下,非正则LDPC码用于图像传输系统带来了更好的性能提高,纠错性能要明显优于正则LDPC码,在误比特率为1×10-3时,非正则码与正则码相比获得了1.6 dB的性能增益;而LDPC码的码长越长,码的平均girth越大,系统的性能则会得到进一步的改善。     

数字电视标准DMB-T高速LDPC译码器VLSI设计

在我国的数字电视广播地面传输标准DMB-T中,使用了准循环非规则LDPC码作为前向纠错编码。针对此标准中LDPC码的特点,采用修正最小和译码算法,设计了一种半并行结构实时译码器,可实现DMB-T中三种不同码率下的LDPC译码,并有效地实现了硬件结构复用。与其他设计方案相比较,减少了RAM块的数量一半以上,全局布线难度也大大降低。整个设计在Stratix II FPGA上进行了综合验证。当译码迭代次数为20次时,系统吞吐量可达100 Mb/s以上。     

无线光通信中LDPC码在DPIM调制下的优化设计

介绍了DPIM调制阶数和LDPC码码率的关系,分析了选取调制阶数及码率使通信系统达到最佳效果的途径。同时介绍了DPIM调制方式的误码率的计算方法,为1T一旋转LDPC码在无线光通信DPIM下的仿真研究奠定了理论基础,在DPIM调制方式下对1T一旋转LDPC码进行了仿真性能分析。