面向物理层信息安全的QC-LDPC跳码设计

低密度奇偶校验（Low density parity check, LDPC）跳码可以在物理层基于跳变的校验矩阵进行差错控制编译码。准循环低密度奇偶校验码（Quasi-cyclic low density parity check code, QC-LDPC）因其良好的纠错性能和易于工程实现的优点而得到广泛应用。本文提出了一种简单且易于工程实现的QC-LDPC跳码设计方法。首先采用有限域的两类子群设计跳变的基矩阵,再通过基模图码的外信息转移算法对基矩阵散列的校验矩阵进行掩模,使跳变矩阵具有统一架构和快速编码结构。仿真和分析表明,设计的QC-LDPC跳码具有超大的跳变码集和良好的纠错性能,码集中LDPC码数目可达10³⁴个,随着码长增加,码集中的LDPC码数目呈指数倍增加,其平均性能可与诸多协议中的LDPC码相当,可用于提升通信系统的可靠性和安全性。     

国数字地面电视标准中LDPC码的半并行译码结构设计*

中国数字地面电视广播标准采用准循环低密度校验码（QC-LDPC）作为其信道编码的内码。根据该类LDPC码的准循环特性,提出了一种基于后验概率的简化最小和算法及其对应的半并行译码结构。其可实现在同一接收机中尽量复用硬件资源并减少消耗情况下LDPC码的多码率译码。最后,使用可编程门阵列实现了此结构并验证了其性能,实验表明,该方法比传统的最小和算法性能略有降低,但可节约大量存储器资源。     

大列重低复杂度的QC-LDPC码构造

针对准循环低密度奇偶校验(QC-LDPC)码的校验矩阵列重较小,码率等参数不灵活的问题,该文提出了一种具有确定结构的大列重的构造方法。该方法利用指数矩阵元素之间差的关系,构造出的校验矩阵围长为8,具有准循环结构。在此基础上,使其与准双对角结构相结合,构造出的QC-LDPC码围长不会减小,且具有低复杂度可快速编码的双重特性。仿真结果显示在加性高斯白噪声(AWGN)和置信传播(BP)译码算法下,所提方法构造的QC-LDPC码在误码率为10e-6 时,信噪比优于GCD算法构造的QC-LDPC码接近 0.5dB,与随机构造法中经典的渐进边增长(PEG)算法相比,在误码率10e-5 时有0.2dB 的性能提升。     

一种低复杂度的准循环LDPC码构造

基于RU算法校验矩阵的结构,提出一种准循环低密度奇偶校验(QC-LDPC)码构造方法,即合理选择各子阵,使 和 均为下双对角矩阵,从而实现复杂度为 的编码。仿真结果表明,构造的QC-LDPC码不但编码简单,而且在加性高斯白噪声信道中的纠错性能优于采用随机构造的QC-LDPC和实用化的Block-LDPC码。在误比特率为10-6时,可获得0.3 dB的信噪比增益。     

改进的基于奇偶校验码的McEliece变型方案

McEliece公钥加密体制是基于编码理论的公钥密码体制,其安全性可以归约到一般线性码译码问题,可以抵抗量子攻击。提出了一种改进的基于准循环中密度奇偶校验（QC-MDPC）码和准循环低密度奇偶校验（QC-LDPC）码的McEliece变型方案。主要改进是将QC-LDPC码和QC-MDPC码的奇偶校验矩阵结合作为私钥,生成两者的级联码字应用于McEliece变型方案,并且给出了改进的译码算法。分析表明在80 bit安全参数下该体制密钥量小且实现的复杂度低,能抵抗最近提出的分别针对QC-MDPC和QC-LDPC体制的密钥恢复攻击。     

抗突发错误的短码长随机LDPC码设计

短码长低密度奇偶校验(LDPC)码校验矩阵列相关性较大,易出现突发错误。为了提高短码长LDPC码抗突发错误能力,提出一种分层随机构造的非规则LDPC码,通过在各层中随机地分配比特节点的边,利用分层随机的结构特点,降低了校验矩阵的列相关性,使得短码长时具有较好的抑制突发错误的能力。通过计算码字最小汉明距离以及相邻列的列相关性,证明了该设计方法的有效性。仿真结果显示,短码长时采用该方法构造的LDPC码较PEG法、CCSDS标准、IEEE802.16e标准LDPC码在低信噪比时性能优势较为明显。     

基于IEEE802.16e协议的无短环的LDPC缩短码设计

IEEE802.16e协议给出的LDPC码是短码时,其校验矩阵存在大量的短环,针对这一问题,设计了一种新的LDPC缩短码方案。该方案在现有的IEEE802.16e标准的LDPC码的校验矩阵设计框架下,提出了一种分块修正子校验矩阵的设计方案,这种方案用准循环矩阵和有限几何法联合优化的方法构造了扩展因子zf=48的校验矩阵,运用同步顺序搜索度数节点的方式,使缩短码情况下的校验矩阵无4环并且仅含有少量6环。在AWGN信道下仿真实验表明,码率为0.5的情况下,改进后的码字不仅保持了IEEE802.16e标准编码的快速编码性能,并且误码率仅比此时的香农限多了1.1dB     

基于环路分类的围长至少为10的QC-LDPC码显式构造方法 *

对于围长至少为10的(3,L)-规则准循环(QC) 低密度奇偶校验 (LDPC)码,现有的显式构造法在参数选取上不够灵活;针对该问题,提出一种基于环路分类的显式构造方法。该方法在构造过程中,首先在循环置换矩阵(CPM)尺寸为无穷大的假设下,考虑各种长度小于10的环路形状导致的等式约束,以渐进方式确定出QC-LDPC码对应的指数矩阵中的每个元素的取值下界;然后,根据指数矩阵确定出CPM尺寸的连续取值下界。这种方法允许L任意取值,允许CPM尺寸在一个门限以上任意取值。仿真结果表明：对于L=5,新码与Tanner提出的围长为12的(3,5)-规则QC-LDPC码的译码性能几乎一致。     

基于准循环低密度奇偶校验码的压缩感知测量矩阵

针对随机测量矩阵元素随机产生、不易于硬件实现的缺点,利用有限域上准循环低密度奇偶校验(QC-LDPC)码奇偶校验矩阵的构造方法,设计了一种确定性的结构化稀疏测量矩阵。由于QC-LDPC码的信道编解码性能较好,故以此为基础构造压缩感知(CS)测量矩阵预计有较好的性能。分别用一维和二维信号的CS重建实验验证新矩阵的性能,结果表明,与常用的测量矩阵相比,在相同的重建算法和压缩比条件下,新矩阵对应的重建误差较低,在峰值信噪比(PSNR)的评价指标上有所提高(0.5~1dB)。特别地,所提的确定性测量矩阵在结构上具有对称特性和准循环特性,如将其应用于硬件实现,可降低物理内存的需求量与硬件实现的复杂度。     

面向卫星导航系统的多进制LDPC码的构造

面向卫星导航系统应用,设计一种性能优越且编码复杂度低的多进制低密度奇偶校验(LDPC)码。结合渐进边增长(PEG)算法与准循环扩展的半随机构造法,并优化非零元素的选择,构造与新一代卫星导航系统IS-GPS-800接口标准中参数一致的多进制LDPC码。进一步,通过将校验矩阵转换为重复累加码(RA)码的校验矩阵结构,实现低复杂度编码。仿真结果表明,与卫星导航系统IS-GPS-800接口标准中码长码率相同的二进制LDPC码相比,多进制LDPC码有明显的编码增益,且其编码复杂度较低。     

基于改进的分层译码算法的QC-LDPC译码器设计

对空间数据系统委员会(CCSDS)推荐的QC-LDPC码进行了研究,给出了改进的分层译码算法.基于改进的分层译码算法设计部分并行结构QC-LDPC译码器,译码速率较快,适合应用需求,并通过仿真验证所设计的译码器的性能.     

基于CRT的（3，L）-QC-LDPC码构造

对于任意行重L,利用完全确定的方式构造出一类围长为8的（3,L）-LDPC码作为分量码1,构造可快速编码的LDPC码作为分量码2,利用分量码1和分量码2,并结合中国剩余定理（CRT）构造出一类围长至少为8的合成QC-LDPC码。该方法构造出来的码字同时具备以上两种特性。仿真结果表明,所构造的码字性能与基于IRCMS算法构造的QC-LDPC码相比,有略微提升,且具有快速编码特性,编码复杂度更低;与具有双对角结构的阵列码相比,性能有了明显提升。在误码率达到10－4时,码字性能大约提高了0.3 dB;与PEG-CRT-LDPC码相比,所构造的码字在低编码复杂度的基础上性能有所提升。     

基于循环差集的低密度奇偶校验码的构造

基于组合设计中的循环差集,提出一种构造准循环低密度校验(Quasi-Cyclic LDPC)码的方法。所构造的正则Quasi-Cyclic LDPC码的校验矩阵中不存在长度为4的环,并且可以用简单线性移位寄存器实现编码。仿真结果表明,在和积迭代译码下,采用该方法构造的码具有较好的性能。     

大围长结构化LDPC码构造方法

在LDPC码的构造中,校验矩阵拥有大围长对于改善码的性能有着重要的意义.结构化是提高码实用性的关键.提出一种低复杂度的基于列差搜索法(Column-Difference Search AIgorithm)的准循环LDPC码构造方法,用以设计大围长和任意码率的规则QC-LDPC码(以下称为CDS-LDPC码).该方法可线性编码,易于IC实现.仿真结果表明,该方法构造的各种码率CDS-LDPC码在BER性能上均优于对应的随机码,与同属QC-LDPC码的Tanner码和Array码相比明显提高了0.79～3.28dB,并且在码长、码率等参数设计上更为灵活.     

一类准循环LDPC码的构造

通过构造部分平衡不完全区组设计,得到一类低密度校验（LDPC）码,其最小环长（girth）至少为6,码率的选取具有很大的灵活性,而且可以具有准循环结构,进一步,也利用其构造了girth至少为8的准循环LDPC码。计算机仿真结果表明,在加性高斯白噪声信道中与随机码相比,我们构造的一些码具有稍好的译码性能。     

高速LDPC码分层译码器设计

设计一种新型准并行LDPC分层译码器,实现对0.5码率,4608码长(3,6)规则准循环LDPC的实时译码.并在Altera公司的Stratix II系列EP2S60器件上完成了布局布线.最高工作频94.47MHz,当最大迭代次数为25次时译码吞吐量可达58.70Mbps.与传统的TPMP译码方案相比,可减少近一半的平均译码迭代次数,而且可以显著降低RAM块的使用数量.整个设计具有很强的扩展性和通用性,只需作事先存储校验矩阵式样及行重信息,即可支持任意码率、规则及非规则码的准循环LDPC译码.     

一种通用的低成本QC-LDPC码译码结构

提出一种通用的QC-LDPC码译码器架构.该架构采用一种特殊的绑定结构和一个可配置的循环移位网络,实现了多码率变码长的LDPC译码,可以应用在多标准数字通信系统中.同时,该结构使存储单元的利用率提高了13倍.提出的可配置数据交换网络可以使存储单元和运算单元之间的连线规则化,降低了连线复杂度.基于该结构,本文实现了符合中国数字电视地面传输标准DTMB中LDPC译码器,在SMIC0.18um标准COMS工艺下,芯片面积约为8mm2;在时钟频率50MHz,迭代次数15次,8比特量化的条件下,吞吐率可达91Mbps.     

基于滑动矩形窗和准三对角线结构的QC-LDPC码

针对IEEE 802.16e标准QC-LDPC码的码长和码率有限,及其采用的准双对角线结构包含大量度为2的变量节点导致较高错误平层的缺陷,提出一种基于滑动矩形窗和准三对角线结构的QC-LDPC码的快速编码算法,可以灵活地扩展码长和码率的范围,改善纠错性能,降低编码复杂度,适合于变速率的自适应传输系统。     

一种低密度奇偶校验码的几何构造方法

提出了一种新的QC-LDPC码的几何构造法,通过该方法构造出来的码字,其校验矩阵的最小环长为8,有效地保证了码字性能。由于校验矩阵是由一系列循环子矩阵组成的,编码器的硬件结构简单。通过仿真结果表明,这种码字在具有较低的编码复杂度的同时,拥有良好的译码性能。     

Low complexity construction for quasi-cyclic low-density parity-check codes by Progressive-Block Growth

In this paper, a novel method for constructing quasi-cyclic LDPC codes with low complexity is proposed. By choosing each circulant permutation matrix sequentially, the proposed method ensures that the current circulant permutation matrix forms no cycles of length smaller than g with the existent circulant permutation matrices. The construction complexity of the proposed algorithm is much lower than that of the random construction. Simulation results show that the proposed QC-LDPC codes can outperf...