基于双核EFI的安全框架

可扩展固件接口(EFI)规范为启动操作系统之前的程序提供了一个标准环境。该文提出一个基于双核EFI的安全框架(DESA),EFI在物理结构和逻辑概念上作为一个独立的安全域,为操作系统提供实时监控、协处理和审计等安全组件服务。实现一个虚拟磁盘安全访问与实时监控的DESA应用实例。实验结果表明,DESA可以提高系统性能和安全性,它以较小的性能代价为系统提供安全服务。     

基于S12X系列双核单片机的CAN网关设计

JP+1]集成XGATE协处理器内核的S12XE系列双核单片机具有处理速度快、反应时间短、功耗低等优点,在嵌入式应用中具有独特优势和很好的应用前景;文章采用16位双核单片机MC9S12XEQ512作为主控制器,以集成信号和电源隔离功能的CAN收发器芯片ADM3053来实现CAN接口电路,设计并实现了一个可以连接3个CAN通信子网的CAN网关,有效实现了系统的小型化、低功耗、低成本;采用双核处理技术来优化CAN网关的处理流程,由协处理器XGATE来处理各种中断,S12X主CPU则专注于协议处理和消息转发;实际应用表明,系统运行稳定可靠,与传统的采用单处理器实现的CAN网关相比,系统的数据吞吐能力和实时性得到了明显改善。     

iSCSI网络存储系统中加密方法研究与设计

由于iSCSI协议不提供安全服务,大部分网络存储也不具备加密功能,提出了一种面向iSCSI的实时加密模块,使得网络存储系统加载该模块后,能够为用户提供透明实时的数据安全服务。为iSCSI target设计了加密写和解密读流程,加解密模块相对原网络存储系统独立,不用更改系统内核,而iSCSI initiator不会感知加密操作的存在,基于标准iSCSI协议的客户端可直接使用。此外,利用多核网络处理器的加密协处理器,来优化读写性能。实验结果显示,系统并没有因为加密模块的引入而导致严重的性能损失,性能令人满意。     

基于EFI和双核处理器的DRM agent*

提出一种基于EFI和双核处理器的DRM终端平台,该平台能满足大多数DRM系统的安全需求,特别是能够防止版权加密密钥和解密后的数字内容被泄露给用户。在该架构下,给出了详细的播放流程;同时,在半离散P2P网络中,提出一种新的下载模式,防止不可信版权发行商获得由内容提供商生成的数字版权中的敏感信息;最后,给出了EFI平台与EFI平台下AES算法执行效率的比较。该DRM终端平台为DRM提供了一种新的实施方案。     

双核阿童木的答卷 华硕EeePC 1015PW体验

双核Atom处理器的配备,不但让新一代主流上网本保持优秀便携性,还能让用户获得更快捷的相应体验。而Atom N550(双核)作为上代主流Atom N450(单核)处理器的继任者,其应用性能表现如何无疑是市场关注的重心。下面,就以华硕EeePC 1015PW为平台,让我们一同检验双核阿童木交出的应用答卷!     

McBSP在TD-SCDMA移动终端开发平台中的应用

一种以DSP为主处理器、FPGA为协处理器、基于软件无线电技术的新型TD-SCDMA移动终端开发平台,阐述了主协处理器间数据传输速率对平台性能的重要影响;根据TI公司的高性能低功耗TMS-320VC5510芯片的多通道缓冲串口(McBSP)协议,采用Verilog HDL语言在Xilinx公司的Virtex-II系列FPGA芯片内成功模拟出一个McBSP接口,实现了平台中大容量FPGA与高性能DSP之间的高速串行数据传输,并对接口进行了优化。     

《大众硬件》“应用心得”版块征稿

对于使用双核处理器的用户来说,建议采用Win- dows XP(64位)系统或Windows 2003 Server(64位) 系统。前者至少要更新Sp2包,后者至少要升级到Sp1 包。除此之外,还应安装代号“KB896256”的微软双核     

基于EFI驱动-协议模型的自我认证测试系统

可扩展固件接口（EFI）规范为操作系统与平台固件之间的接口定义了一个崭新的模型。它们为启动一个操作系统与执行启动前程序提供了一个标准环境。可扩展固件接口的自我认证测试系统（SCT）利用EFI的驱动一协议模型通过统一的测试协议管理测试用例集合,用于验证一个EFI的实现是否符合EF11．1规范,并且实现了EFI测试的可扩展性和可移植性。该文介绍了EFI自我认证测试系统的原理,框架和流程。     

用于加解密流程控制的协处理器

本文设计与实现了一种专用于加解密流程控制的协处理器．协处理器根据特定的应用需求,自定义了一种精简的8位指令集,同时采用与SoC系统一致的32位数据位宽设计．协处理器采用三级流水线设计,数据旁路的设计解决了流水线中的数据冒险．通过与加解密算法IP联合测试仿真,验证了协处理器能够灵活地完成加解密流程控制工作．通过SMl加密实验,证明了协处理器能够提供较主处理器更好的性能,同时释放大量的主处理器资源,显著提高了SoC的性能．最后DC综合结果显示,该协处理器只占用了很小面积．     

异构双核处理器失速告警系统设计

失速会影响飞机飞行安全。传统的失速告警系统虽然通过采用多处理器同步时钟的方法提高了安全性,但系统可靠性降低且复杂度变高。为提升失速告警系统的可靠性、降低失速告警系统的复杂度,采用异构双核处理器所具备的核间数据交互和数据一致性检查功能来实现失速告警系统的高安全性设计。首先,依据总体设计选择合适的处理器。然后,根据所选的异构双核处理器对核间通信机制进行对比选择。最后,对双核数据传输任务进行合理分配。测试结果表明,利用双核处理器中的共享内存通信机制进行数据传输,数据的传输交互更加安全、快速和高效。通过对解算数据在同一处理器进行一致性检查的方法,提高了输出指令的正确率,提升了系统的安全性能,满足了失速告警系统对于高可靠性、高安全性的要求。此外,选用异构双核处理器进行余度设计同样适用于其他类型系统。     

基于EFI的信任链传递研究及实现

为进一步提高BIOS的安全性，提出一种利用可信平台模块（TPM）在可扩展固件接口（EFI）中建立可信链的方案。该方案通过对EFI启动过程的分析，建立了一条从EFI的第一个阶段开始，一直到操作系统的可信链。从而较大地缩小了信任根的范围，使得BIOS的安全性得到很大程度的提高。随着EFI的普及，这将在实现安全计算机系统上具有较好的应用前景。     

基于EFI的USB设备驱动的开发

可扩展固件接口(EFI)是英特尔提出的下一代BIOS的全新架构,将会逐步取代现有的BIOS.EFI提供了对USB设备的支持,用户无需进入操作系统,就可以使用USB设备.以USB设备驱动程序开发为例,描述了EFI下设备驱动程序开发的一般过程和方法.包括EFI下驱动模式的分析,USB协议架构和传送方式的解析,以及如何开发EFI下的USB设备驱动程序.     

一种基于异构双核处理器的嵌入式操作系统构架设计

当前应用于异构多核处理器嵌入式操作系统主要是主从式结构。这种结构由于存在通信协议和结构的异构性,使操作系统在实现上和通信处理存在复杂性。根据异构双核处理器的特点,通过分析通信硬件的结构,在单核嵌入式操作系统构架的基础上,提出一种基于对称通信的双核处理器嵌入式操作系统构架,解决了异构双核处理器中的通信效率和共享内存的利用问题。该操作系统构架成功应用于TI OMAP5910处理器。     

失速告警系统应用异构双核处理器的安全性分析研究

飞机失速会影响飞机的飞行安全。失速告警计算机作为失速告警系统的核心控制部件，在失速发生前通过灯光告警、语音告警、振杆器抖动等方式为飞行员提供告警，提醒驾驶员进行操作，避免飞机进入失速状态。按照SAE ARP4754A中研制保证等级的分类，将失速告警计算机某些功能确定为灾难级，确定其研制保证等级定级为A类。本文采用异构双核处理器进行失速告警计算机的设计，由于ARP4761中的分析方法对相似性设计有着复杂性和难以模拟仿真的问题，故本设计参照了IEC61508参考标准，对采用异构双核处理器的失速告警计算机的安全性能进行了梳理和分析。分析研究结果表明，相比于采用传统的单核处理器或同构双核处理器设计的失速告警计算机，选择异构双核处理器进行失速告警计算机的设计有其独有的优势，其优势在于异构双核处理器所具备的“1oo2D”结构，通过计算分析满足失速告警计算机对于高安全性、高可靠性的要求。依照IEC 61508相关标准，结合失速告警计算机的高性能要求，选择正确的分析设计路径，可以确保失速告警计算机的功能安全完整性等级有效达成，为其他航空产品的设计开发提供参考。     

一种增加型的IKE协议签名认证

由于IKE协议中签名认证方式易受中间人攻击，因此IKE协议存在用户ID泄漏的安全隐患。针对该问题，文章提出了一种隐藏用户ID的解决方案。此方案既保持了ISAKMP的框架结构又可以有效地抵御中间人攻击和暴力破解手段，而且付出的系统代价很小。此方案已被一款IPSec协处理器的设计所采纳。     

可编程移动电脑加密机的设计方法

可编程移动电脑加密机是一种新型的电脑加密设备,用于对电脑上的文件进行加/解密处理。可编程移动电脑加密机采用可重构密码协处理器作为加密芯片、采用USB接口与电脑通信,因此它将可重构密码协处理器的可编程特性与USB接口的移动性很好地结合起来,从而具有灵活、高效、安全、方便等优点,可广泛应用于政治、军事、外交、经济、金融等领域。论文提出了可编程移动电脑加密机的设计方法,主要包括以下几个方面:总体结构设计、PC机与可编程移动电脑加密机之间的通信协议、USB总线接口芯片与可重构密码协处理器之间的接口电路、可编程移动电脑加密机的控制软件等。     

HINOC系统MAC协处理器的设计与测试

介绍了一种HINOC MAC层硬件加速协处理器的设计方案。首先概述了HINOC MAC层的主要功能,其次描述了MAC协处理器的主要功能、工作流程及实现方案,最后通过搭建测试平台,设计测试方案,验证了该设计能够实现以太网、HIPHY及CPU之间数据的快速搬移,达到减轻CPU处理负荷,提高HINOC端系统业务吞吐能力的预期目标。     

基于OMAP处理器的核间通信机制设计与实现

为满足嵌入式多核数控系统高速、高精的应用需求,针对现有多核通信延迟过高、通信数据量过小等不足,研究基于ARM与DSP双核架构嵌入式数控系统,设计并实现一种基于该数控系统平台的多核数据通信机制。该通信机制基于共享内存实现,包括硬件驱动实现、内存划分、通信同步、共享缓存池建立以及通信协议搭建等关键部分。针对双核间数据传输延迟和数据传输量2个影响系统性能的重要参数开展实验测试,并于实际数控系统环境进行应用测试,结果表明,该通信方法可满足ARM与DSP双核架构的嵌入式数控系统2 MB数据通信量与20 ms通信延迟的性能需求。