带通滤波器不需调谐

空间通讯系统在设计要求上与新型蜂窝电话有很多相同之处。它们都必须是结构紧凑、重量轻和耗能低。Merrimac Industries公司开发的FGBNB系列带通滤波器可满足这些应用要求。该滤波器提供RF及微波频段的极窄的带宽,且尺寸不象高Q带通滤波器那么大。     

采用梳状带通滤波的电磁流量计信号处理系统

提出采用梳状带通滤波和幅值解调的方法,处理高频矩形波励磁下电磁流量传感器输出信号,有效地抑制了各种噪声的干扰。对算法进行了仿真研究,确定梳状带通滤波器的带宽。选用DSP芯片,研制了数字信号处理系统,实时实现上述处理算法。进行了水流量标定实验,结果表明本文所研制系统的测量精度优于0．3％,满足工业测量的要求。     

数字伺服系统中微分控制律的实现

针对某型高精确度转台系统中，运用传统的PID算法设计数字控制器，由于采用完全微分环节实现微分控制律，输入信号中特定频率的噪声分量被充分放大，使有用信号产生失真，影响控制系统精确度。为了滤除这一噪声分量，保证系统的控制精确度，基于数字滤波理论，给出了几种数字滤波算法，并在数字滤波器的滤波效果及其给系统带来的相位迟后之间作了折衷。仿真和实验结果表明，加入数字滤波器后，数字微分控制器的噪声得到抑制，提高了确转台伺服系统的定位精确度。     

基于改进算法模型的多相滤波器组的实现

随着抗干扰通信体制的广泛应用,实现全概率信道化接收机是非常必要的。提出了多相滤波器组改进算法模型,并完成了基于该模型的多相滤波器组的实现和测试。有效地解决了在信道数量极大(104量级)、信道划分细和信道带宽窄的情况下系统消耗的存储资源过大的问题。测试结果表明,此滤波器组能够很好地满足信道化的要求。     

基于DSP Builder多相滤波器组的实现

在详细分析了多相滤波器组原理和实现方法后,通过在DSPBuilder下调用FIRIPCore（FiniteImpulseResponseIntellectualPropertyCore,有限冲击响应滤波器知识产权核）构建了一个多相滤波器组,实现了对输入信号的抽取式下变频的同时减低了等效采样带宽,进而使FFT（FastFourierTransformation,快速傅里叶变换）的处理带宽减低,在同等变换N点数的情况下有效地提高FFT通道的利用率和谱分辨率,提高倍数取决于抽取因子M,该设计能广泛使用在射电天文的谱线信号的精细分析同时也提高了处理器速度和性能。     

一种基于DDS＋PLL结构的频率合成器的设计

讨论了一种输出频带宽、跳频速度快、相位噪声低、频率分辨率高的频率合成器的设计方法。该设计采用DDS＋PLL结构,在对单片机的输出信号进行电平转换后采用并行数据控制方式对DDS芯片进行置数,并通过仿真软件设计了环路滤波器和DDS后级低通滤波器,改善了输出信号的相位噪声和杂散性能。基于该方法研制实现了输出频率范围为700～1200MHz的宽带频率合成器,实验结果表明该频率合成器输出功率大于＋4dBm,环路锁定时间为14μs,输出信号相位噪声优于-94dBc/Hz@1kHz,近端杂散抑制度大于-59dBc。     

数字锁相环相位噪声分析及仿真研究

数字锁相环作为广泛应用的一种频率合成技术,其相位噪声是关键的技术指标。本文对频率源相位噪声的原理进行了扼要阐述,然后从数字锁相环的相位噪声分析模型出发,讨论了环路带宽内和环路带宽外各部件对输出相位噪声的影响。以数字鉴相器ADF4110设计的锁相环为例,利用ADS软件进行电路仿真,进一步验证了分析结果,为数字锁相环的设计,提高相位噪声性能提供了参考依据。     

低复杂度可配置变带宽滤波器组的设计

提出了一种低复杂度可配置变带宽滤波器组的设计方法,该方法基于快速滤波器组结构,并利用变带宽滤波器方法重新设计第0级原型滤波器而实现。该设计方法弥补了其他设计方案中带宽变化因子为整数的不足,同时在一定带宽的条件下,能够连续改变各子滤波器组通道的中心频率和在中心频率不变的条件下,能够连续可调对应的带宽。由于各级原型滤波器的系数具有稀疏特性,因而系统具有较低的实现复杂度,仿真结果表明,其所需乘法器的数量大约是其他方法的48.96%,可应用于如多标准无线接收机等变带宽场合中,完成频谱感知与数字信道化等功能。     

基于多相分解滤波器实现的局部频率细化

本文介绍了一种基于多相分解滤波器实现的zoom FFT算法 ,该算法是在复调制zoom FFT算法基础上 ,采用多相分解滤波器方法来实现低通滤波器 ,并利用多抽取频率系统的网络结构等效变换来减少运算量。分析表明 :这种基于多相分解滤波器实现的zoom FFT算法在保留了选带细化的灵活性基础上 ,其运算量仅约为常规复调制zoom FFT算法的 1 N2 (N2 为细化倍数 )。论文首先推导基于多相分解滤波器实现zoom FFT的算法 ,然后讨论该算法的实现方法 ,并与一些常用的zoom FFT算法进行比较 ,最后给出仿真结果。     

数字锁相环的相位噪声分析

随着信息化社会的发展,数字锁相环越发受研发人员的重视.而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点.介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了分析结果,为设计高性能的数字锁相环提供理论基础.     

一种锐化的高速CIC抽取滤波器

将余弦滤波器和锐化技术应用到CIC抽取滤波器中，提出一种高速高效的CIC滤波器设计方法。首先，将抽取滤波器分解为两部分，工作在高速端的部分作解递归处理，另一部分作部分锐化处理。然后，对非递归部分用余弦滤波器预滤波，并按照抽取等效变换规则，实行分解置换，使各单元的工作速度逐级降低。最后，把多相滤波技术应用到非递归部分的各单元，进一步降低其工作速度。仿真结果证明，改进的CIC抽取滤波器频率响应特性得到显著改善，滤波器工作速度大大降低。     

CIC滤波器的优化设计及FPGA实现

CIC滤波器是一种结构简单、规整,占用存储量小的滤波器,不需要乘法器,非常适用于高速采样和插值比很大的场合.本文介绍了一般CIC滤波器的结构,展示了组成CIC滤波器的2个基本单元,以及它们各自的数学本质与Z变换下的意义.介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能,从数学上分析了其性能及其与FIR滤波器的关系,从频域上展示了其本质.并讨论其内部寄存器的最小位宽与溢出保护,最后介绍了抽取器与内插器分别在FPGA上的一般实现方法,并指出了一些提高实现性能的措施与建议.     

基于多相滤波结构的Zoom FFT及其FPGA实现

针对传统Zoom FFT算法运算量大、处理速度低的缺点,本文提出了一种适合于FPGA芯片实现Zoom FFT算法的结构,对这种结构进行了设计并用FPGA实现了该结构。在硬件实现时,改进了传统的多相滤波器的硬件实现方法,并将改进的多相滤波器和DDS技术应用到Zoom FFT的设计中。设计实例和硬件测试结果表明,这种结构与传统的Zoom FFT实现方法相比,占用FPGA资源少,处理速度快。     

基于FPGA的宽带噪声发生器的设计

随着宽带雷达信号的不断发展,需要宽带的噪声干扰信号.提出了一种宽带数字高斯白噪声产生的方法,通过FPGA并行产生4路m序列,并使用多相滤波技术进行滤波,然后将4路信号合成2路信号输入到DAC,最后进行放大滤波得到模拟的宽带白噪声.设计的核心是多路m序列发生和FIR多相滤波器,详细分析了多路m序列发生算法和FIR多相滤波算法.应用Verilog HDL语言实现模块功能性设计,该系统采用Stratix Ⅳ芯片EP4SGX230和双输入高速数模转换器AD9739,可实现宽带噪声的输出.     

动态相量测量算法等效滤波器研究

指出实现动态相量测量的DPEA、DPEFM和TFDPE算法本质上可视为线性非时变(LTI)系统,推导出各系统等效数字滤波器的表达式,并给出算法的扩展形式。基于滤波器频响特性定义一组技术指标,并建立其与基波扰动、谐波、噪声和衰减直流各因素产生测量误差的对应数量关系。由此,一方面基于滤波器频响特性对测量算法综合性能进行便捷有效的评估,另一方面基于技术指标对扩展算法进行优化,设计出具有最佳频响特性的测量算法。针对P类性能要求,给出了数据窗长为2个和3个周波优化设计结果。技术指标和仿真实验结果表明,在相同数据长度下,优化算法相比原算法在综合性能上有大幅提升,特别是具有了非常强的抗直流干扰能力。     

用于电能计量芯片的无功功率计量方法

现有电能计量芯片中无功功率计量电路难以同时满足计量精度高与硬件开销小的要求。为解决此问题,提出了一种无功功率计量的新方法,该方法采用3个一阶IIR滤波器,其中电压通道内的相位移动滤波器使电压信号产生-90°相移,电压通道和电流通道内的两个幅度补偿滤波器共同对由相位移动滤波器产生的信号幅度衰减进行补偿。两个幅度补偿滤波器被要求设计成具有相同的结构和参数,二者的并联应用不会改变电压与电流之间的相位差。提出了高效的无功功率计量系统设计方法,其中特别是幅度补偿滤波器设计的优化方法。仿真和实际产品测试结果表明,该无功功率计量方法不仅硬件资源消耗较少,而且可以达到较高的计量精度,优于现有电能计量芯片的无功功率计量方法。     

一种用于继电保护测试装置的闭环控制正弦基准生成系统

针对目前继电保护测试装置在应用中实现小型化、智能化的需求,设计出了基于FPGA的闭环控制正弦信号基准生成系统。该系统采用FPGA作为片上系统,在芯片内集成了数字滤波器和PID控制器。设计出了低通和高通两种数字滤波器的原型,并通过递推算法在片内实现其功能。分析了解调中的幅值相位分离理论,并给出了相位环路和幅度环路的闭环控制框图,推导了控制器的离散表达式。实验结果表明,所设计的信号处理系统在输出信号幅值大于5V时,误差小于万分之一。当输出幅值信号较小时,相比开环系统,采用闭环控制系统的输出精度得到了明显的改善。在FPGA片内实现闭环正弦生成系统,为继电保护测试装置在保证精度的前提下提高系统集成度,提供了一种全新的设计思路和实现方法。     

The application of multi-rate digital signal processing techniquesto the measurement of power system harmonic levels

The concepts of filtering and sampling power system voltage and current signals for harmonic analysis using the fast Fourier transform (FFT) algorithm are introduced. The application of a multirate digital signal processing technique to harmonic analysis is then discussed, and the design of a polyphase decimation finite-impulse response (FIR) filter, for use as an antialiasing filter in oversampling applications, is covered. The implementation of this filter in conjunction with an FFT by a digital signal processor is described, and results of timing tests on the algorithms are presented. The instrument used to implement these techniques is an advanced data acquisition and parallel processing system aimed specifically at continuous real-time power system signal monitoring     

一种改进的去除数字图像脉冲噪声方法

提出了一种新的高效的数字图像脉冲噪声检测和去噪方法.该方法主要由2部分组成:噪声的检测和噪声的去除.检测阶段主要的任务是将图像信号点和噪声点区分开来,噪声去除阶段的主要任务是对检测到的噪声进行滤波处理.用一种改进的中值滤波器和均值滤波器来去除检测到的噪声点.实验结果表明该方法与其他方法相比,在噪声去除和图像细节保护方面...     

基于FPGA的GHz宽带中频数字采集系统的设计

针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。