LDPC码的并行译码算法

基于低密度校验(LDPC)码置信传播译码算法,综合译码性能、复杂度和延时,提出了低复杂度并行译码算法. 该算法通过对校验节点传递给比特节点的信息进行有效简化,使计算复杂度接近“最小和”算法. 仿真结果表明,其性能与置信传播算法非常接近.     

LDPC码的分层类拟合修正最小和译码算法

低密度奇偶检验码（LDPC）是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和（MS）译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺牲了部分的误码性能。针对这一现象,本文在最小和译码算法的基础上,再一次作出近似运算,提出类拟合修正最小和（CFMMS）译码算法。该算法会根据MS算法中的非线性函数构造出一种类拟合函数,可以对不同阈值内的变量节点信息作出不同的处理,尽可能实现对校验节点更新过程的准确补偿,使得到的结果更加接近于置信传播算法;在此基础上,应用分层式调度策略,提出一种分层类拟合修正最小和（LCFMMS）译码算法,改变了节点信息的更新顺序,提升了迭代更新中节点信息的可靠度,使得译码的收敛速度得以提升,同时节省了存储空间。仿真和数值结果表明,该文提出的译码算法在一定程度上提升了误码性能,且运算复杂度低、译码收敛速度快。     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

基于遗忘系数的LDPC译码算法研究

长LDPC码的Tanner图中通常没有环路,此时LLR BP译码算法是性能最优的软判决译码算法。而短LDPC码的Tanner图中通常存在环路,因此变量节点之间的信息就不再相互独立,这时LLRBP译码算法的译码性能就会下降。针对短LDPC码的特点,提出一种改进型LLR BP译码算法,利用遗忘系数来计算该算法中的参数。仿真结果表明,与LLR BP译码算法、Normalized BP译码算法以及Offset BP译码算法相比,改进型LLR BP译码算法能够在降低算法复杂度的同时提高环路存在情况下的LDPC译码性能。     

基于PEG算法的LDPC线性时间编码

引入PEG(Progressive-edge-growth)算法来构造适合线性时间编码的LDPC校验矩阵,译码时采用简化最小和Min-Sum译码算法实现简化译码.仿真结果表明,该方法能够构造适合LDPC码的线性时间编码的下三角校验矩阵H,并且用此方法构造的LDPC码性能非常接近原来PEG算法构造的LDPC码.同时通过采用最小和Min-Sum算法降低译码复杂度.     

改进的LDPC串行译码

提出了一种改进的低密度奇偶校验码（LDPC）串行译码算法。与传统的串行译码算法不同的是,该算法只需在初始化时计算一次变量节点对校验节点软信息的求和式,而在译码过程中该式可通过简单地局部更新得到。与传统串行算法相比,所提算法在不降低性能的前提下,具有更低的计算复杂度和更高的处理速度。     

LDPC码的一种低复杂度BP译码算法

针对低密度奇偶校验(LDPC)码的BP译码算法在每一次迭代过程中,都要对全部比特和校验信息进行更新,存在计算量大、译码效率低的问题,提出了一种改进的BP译码算法.由于不同的比特节点和校验节点,其可靠程度不同,对BP译码的贡献也不同,为此给出了一种新的可靠性判断准则：采用每个比特的非法校验数和每次迭代过程中比特的伪后验概率的差来判断比特的可靠性,认为非法校验数小、伪后验概率差大的节点具有较高的可靠度.对可靠性较高的比特,下一次迭代过程中不参与更新,只更新那些有可能发生错误的比特.仿真结果表明,改进的BP译码算法在损失极少译码性能的情况下,大大地减少了迭代过程中的计算量,提高了译码效率.     

多元LDPC码的动态扩展最小和译码算法

多元LDPC码采用扩展最小和(EMS)算法进行译码时,若消息向量长度取值过小,则性能相对其采用多元和积算法(QSPA)有很大损失．针对该问题,提出了一种动态扩展最小和(D-EMS)译码算法．首先,基于Monte Carlo方法研究了消息向量中有效似然值在各GF(q)符号间的分布,得出随着译码迭代次数的增加,有效似然值逐渐集中于少部分符号．因此,D-EMS译码算法先将消息向量长度设为n_m1,一定迭代次数后再将其截短为n_m2,这样译码复杂度可得到有效降低．同时,为了降低译码器实数比较运算复杂度,D-EMS算法校验节点基本步骤采用检泡(BC)算法．复杂度分析和仿真结果表明,在合理的参数设置下,D-EMS算法在有效降低EMS算法译码复杂度的同时,其性能在AWGN和Rayleigh衰落信道下均逼近相应EMS算法,因此可有效应用于基于多元LDPC码的实际通信系统．     

改进的LDPC译码算法研究

基于LDPC码的BP译码简化算法,结合RMP调度和Offset最小和算法,提出了一种改进的LDPC译码算法。在相同的前提下,改进的译码算法在计算复杂度方面,与Offset最小和算法相比,改善了算法的收敛特性;采用优化的存储方式,降低了存储需求,适合硬件实现。仿真结果表明,改进的译码算法降低了平均迭代次数,减少了量化实现占用的存储单元。     

一种改进的多元LDPC译码算法

为解决多进制LDPC码基于FFT-BP译码算法不利于硬件实现的问题,提出了一种改进算法:利用对数运算,将乘法运算变换成对数域上的加法运算,从而降低复杂度,便于硬件实现。对该算法在高斯白噪声信道,基于GF(4)有限域、码率0.5的规则LDPC码(486,972)进行了仿真分析。结果显示:改进的FFT-BP译码算法相对传统的FFT-BP译码算法,在误码性能上损失极小(当误码率10-4时,信噪比损失大约0.07dB)情况下,能够使译码算法硬件复杂度得到较大的改善。     

新型LDPC码译码器

通过研究LDPC码奇偶校验矩阵的结构特点和LDPC码译码算法数据流程的特性,设计出一种新型LDPC码译码器。译码器包含可扩展的存储器阵列、结构精巧的地址控制单元和功能强大的时序控制状态机,具备可灵活扩展译码码长、硬件实现复杂度低和硬件资源利用率高的优点。构建通信系统,对硬件译码器进行性能测试,测试结果表明,译码器的译码性能与理论仿真值基本吻合,证明设计的正确性。     

LDPC码串行译码策略的收敛速度分析

基于校验节点分组的LDPC码串行译码策略具有很高的收敛速度,但当分组数过多,并行度过低时译码时延很大．针对此问题,利用外信息转移(EXIT)图技术找到收敛速度和译码时延的平衡点．首先推导不同分组数下串行译码策略的EXIT函数,然后通过比较函数对应的EXIT曲线估计出在不牺牲收敛速度的前提下该策略能达到的最大并行度．仿真结果验证了EXIT图分析的正确性．     

基于因子图的SCMA和LDPC联合检测和译码

稀疏码分多址（SCMA）和低密度奇偶校验码（LDPC）是未来移动通信系统中重要的多用户接入和信道编码备选方案。针对SCMA多用户检测性能不理想的问题,该文提出了基于因子图的SCMA和LDPC联合检测和译码方案（JDD）,利用LDPC译码的外信息辅助SCMA的多用户检测,仿真结果表明,JDD方案能够获得显著的SCMA检测和LDPC译码性能增益,并使得译码性能逼近理想的单用户传输系统。为了实现算法性能与复杂度之间的折中,该文还提出了基于Jacobi对数近似和消息阻尼（Damping）技术的低复杂度联合检测和译码方案（RC-JDD）,仿真和复杂度分析结果表明RC-JDD方案能够在保证译码性能的同时显著降低算法复杂度。     

低密度奇偶校验码的线性规划译码研究

分析了应用线性松弛方法对低密度奇偶校验(LDPC)码进行最大似然译码的基本原理,介绍了基于LDPC码校验矩阵因子图表达构造码字多胞形的方法。这些多胞形描述过于复杂,并且存在冗余,因此给出了一种简化约束条件。从接收正确码字必须服从校验方程出发,导出了以错误模式为变量、基于伴随式的LDPC码最大似然译码优化模型。     

基于马尔可夫的LDPC码围长检测研究

LDPC码是目前最好的信道编码技术之一,由于其校验矩阵中存在短环,采用和积等迭代译码算法时将会降低译码性能.因此,围长是目前设计LDPC码的一个很重要的方面,检测与消除短环已成为提高LDPC码译码性能的重要措施.在基于校验矩阵的环路检测定理基础上,根据马氏链的特点和最大熵原理,将校验矩阵转化为转移概率矩阵,给出了一种基于转移概率矩阵的围长检测方法,在理论上给予证明,且进行了仿真,结果表明该方法对不同的校验矩阵具有很好的围长检测效果,且能对其状态进行分类判别.