可逆QC-LDPC码的构造及其在水声通信系统中的性能

该文提出一种通过合理设置零矩阵构造可逆准循环低密度奇偶校验码(QC-LDPC)的方法,解决了传统QC- LDPC码校验矩阵不满秩及编码复杂度高的问题。将循环矩阵对应于有限域中的多项式,利用扩展的欧几里德算法构造可逆校验矩阵,克服了传统QC-LDPC码码率大于设计码率的问题。编码时先将校验矩阵分块,然后利用扩展欧几里德算法回溯求解循环矩阵的逆矩阵,显著降低了编码复杂度。EXIT图证明了译码器的收敛性。仿真表明短码时纠错性能优于随机LDPC码,适用于水声通信系统。另外,将可逆QC-LDPC码应用于ZP-OFDM系统的仿真表明QC-LDPC码能较大地提高水下通信系统的鲁棒性。     

一种改进的基于有限域的准循环LDPC码设计方法

结合有限域方法和具有简单递归编码特性的Tam结构,提出了一种新的准循环LDPC码构造方法.该方法首先利用有限域方法构造出校验矩阵,并得到其相应的指数矩阵,接着采用具有Tam结构的校验矩阵对应的二元基矩阵,两者进行掩膜运算(mask),得到新的指数矩阵,最后构造出的准循环LDPC码兼具有限域方法的良好纠错特性和Tam结构的简单递归编码特性.仿真结果表明,所提方法构造的准循环LDPC码的BER(Bit Error Rate)性能要优于Tam码和802.16e码.     

基于循环移位矩阵的LDPC码构造方法研究

论文提出了一种将矩阵分块并以单位阵的循环移位阵为基本单元构造LDPC码的校验矩阵的方法,降低了LDPC码在和积算法下的译码复杂度。同时,基于这种循环移位矩阵构造的类下三角结构可以减小编码复杂度。仿真和分析结果表明,这种LDPC码相对于随机构造的LDPC码在环长分布、最小汉明距离以及误码率性能方面也具有优越性。     

低复杂度的LDPC码联合编译码构造方法研究

LDPC码因为其具有接近香农限的译码性能和适合高速译码的并行结构,已经成为纠错编码领域的研究热点。LDPC码校验矩阵的构造是基于稀疏的随机图,所以该类码字编码和译码的硬件实现比较复杂。以单位阵的循环移位阵为基本单元,构造LDPC码的校验矩阵,降低了LDPC码在和积算法下的译码复杂度。同时考虑到LDPC码的编码复杂度,给出了一种可以简化编码的结构。针对该方案构造的LDPC码,提出了消除其二分图上的短圈的方法。通过大量的仿真和计算分析,本文比较了这种LDPC码和随机构造的LDPC码在误码率性能,圈长分布以及最小码间距估计上的差异。     

编码协作系统准循环重复累积码的联合设计与性能分析

重复累积(RA)码是一种特殊结构的低密度奇偶校验(LDPC)码,不仅具有LDPC码的优点,还能实现差分编码。针对LDPC编码协作系统编码复杂度高、时延长的问题,该文引入准循环RA(QC-RA)码,推导出信源节点和中继节点采用的QC-RA码对应的联合校验矩阵,基于公差构造方法设计该联合校验矩阵,并证明该方法设计的联合校验矩阵不存在围长为girth-4, girth-6的短环。理论分析和仿真结果表明,同等条件下该系统比相应点对点系统具有更优异的误码率性能。仿真结果同时表明,与采用一般构造QC-RA码或基于Z型构造QC-RA码相比,采用基于公差构造的联合设计QC-RA码的多信源多中继协作均可获得更高的编码增益。     

编码协作系统准循环重复累积码的联合设计与性能分析

重复累积(RA)码是一种特殊结构的低密度奇偶校验(LDPC)码,不仅具有LDPC码的优点,还能实现差分编码。针对LDPC编码协作系统编码复杂度高、时延长的问题,该文引入准循环RA(QC-RA)码,推导出信源节点和中继节点采用的QC-RA码对应的联合校验矩阵,基于公差构造方法设计该联合校验矩阵,并证明该方法设计的联合校验矩阵不存在围长为girth-4, girth-6的短环。理论分析和仿真结果表明,同等条件下该系统比相应点对点系统具有更优异的误码率性能。仿真结果同时表明,与采用一般构造QC-RA码或基于Z型构造QC-RA码相比,采用基于公差构造的联合设计QC-RA码的多信源多中继协作均可获得更高的编码增益。     

基于串行消息传递机制的QC-LDPC码快速译码算法研究

针对准循环LDPC(QC-LDPC)码基于洪水消息传递机制译码算法的不足,该文提出了一种快速的分组串行译码算法。该算法通过将LDPC码的校验节点(或变量节点)按一定规则划分成若干个子集,在每一轮迭代过程中,依次对各个子集中的校验节点(或变量节点)并行地进行消息更新,提高了译码速度。同时根据分组规则,提出了一种有效的分组方法,并通过分析发现基于循环置换阵的准循环LDPC码非常适合采用这种分组译码算法进行译码。通过对不同消息传递机制下准循环LDPC码译码算法性能的仿真比较,验证了在复杂度不增加的情况下,该译码算法在继承了串行译码算法性能优异和迭代收敛快等优点的同时,极大地提高了准循环LDPC码的译码速度。分析表明,分组串行译码算法译码速度至少为串行译码算法的p倍(p为准循环LDPC码校验矩阵中循环置换阵的行数或列数)。     

构造CDR标准中LDPC码的偏移矩阵法

为构造调频频段数字音频广播(CDR)标准中LDPC码,提出了一种偏移矩阵构造法。该方法根据CDR标准中LDPC码的码长和码率有限,及其校验矩阵有准双对角线的特性,在高斯消元的基础上生成偏移因子构造LDPC码。该方法不仅加快搜索速度,并使其具有准循环与随机的特性。理论分析及仿真的结果表明:降低了构造LDPC码校验矩阵时计算的内存需求,计算复杂度也大大低于高斯消元构造法,且在10-4误码率下比高斯消元法有大约1.5 d B的编码增益,3 d B信噪比误码率达10-6级。     

多信源多中继编码协作系统准循环LDPC码的联合设计与性能分析

为解决多信源多中继低密度奇偶校验(LDPC)码编码协作系统编码复杂度高、编码时延长的问题,该文引入一种特殊结构的LDPC码—基于生成矩阵的准循环LDPC码(QC-LDPC)码。该类码结合了QC-LDPC码与基于生成矩阵LDPC (G-LDPC)码的特点,可直接实现完全并行编码,极大地降低了中继节点的编码时延及编码复杂度。在此基础上,推导出对应于信源节点和中继节点采用的QC-LDPC码的联合校验矩阵,并基于最大公约数(GCD)定理联合设计该矩阵以消除其所有围长为4, 6(girth-4, girth-6)的短环。理论分析和仿真结果表明,在同等条件下该系统的误码率(BER)性能优于相应的点对点系统。仿真结果还表明,与采用显式算法构造QC-LDPC码或一般构造QC-LDPC码的协作系统相比,采用联合设计QC-LDPC码的系统均可获得更高的编码增益。     

基于PEG算法的准循环扩展LDPC码构造

推导证明了准循环结构的LDPC码(low-density parity-check code)一致校验矩阵与其对应Tanner图环结构之间的一些重要关系.在此基础上提出了一种基于PEG(progress edge growth)算法的准循环扩展LDPC码构造算法,利用PEG算法产生基矩阵,再对基矩阵进行准循环扩展.该扩展算法可以在不改变基矩阵度分布比例情况下,有效消除基矩阵中的短环.仿真结果表明,在码长相同、码率和度分布近似情况下,新算法得到的码在经典BP和MS译码算法下性能不亚于PEG等方法构造的码.通过对比分析认为,在给定度分布的情况下,优化设计的环结构可明显改善译码性能,此算法利用准循环码环结构交叠较少特点,较好地实现了编码复杂度和译码性能之间的统一.     

Construction of quasi‐cyclic low‐density parity‐check codes with low encoding complexity

Low encoding complexity is very important for quasi‐cyclic low‐density parity‐check (QC‐LDPC) codes used in wireless communication systems. In this paper, a new scheme is presented to construct QC‐LDPC codes with low encoding complexity. This scheme is called two‐stage particle swarm optimization (TS‐PSO) algorithm, in which both the threshold and girth distribution of QC‐LDPC codes are considered. The proposed scheme is composed of two stages. In the first stage, we construct a binary base matrix of QC‐LDPC code with the best threshold. The matrix is constructed by combining a binary PSO algorithm and the protograph extrinsic information transfer (PEXIT) method. In the second stage, we search an exponent matrix of the QC‐LDPC code with the best girth distribution. This exponent matrix is based on the base matrix obtained in the first stage. Consequently, the parity‐check matrix of the QC‐LDPC code with the best threshold and best girth distribution are constructed. Furthermore, bit error rate performances are compared for the QC‐LDPC codes constructed by proposed scheme, the QC‐LDPC code in 802.16e standard, and the QC‐LDPC code in Tam's study. Simulation results show that the QC‐LDPC codes proposed in this study are superior to both the 802.16e code and the Tam code on the additive white Gaussian noise (AWGN) and Rayleigh channels. Moreover, proposed scheme is easily implemented, and is flexible and effective for constructing QC‐LDPC codes with low encoding complexity. Copyright © 2012 John Wiley & Sons, Ltd.     

一种利用大衍数列构造多码率原模图QC-LDPC码的方法

针对准循环低密度奇偶校验(Quasi-Cyclic Low-Density Parity-Check,QC-LDPC)码存在码长码率不能灵活选择的问题,提出了一种基于大衍数列构造多码率的原模图QC-LDPC码的新颖方法,该方法利用计算机搜索算法得到原模图基矩阵,然后基于大衍数列的循环移位矩阵对原模图基矩阵进行循环扩展,以此得到校验矩阵.该方法构造的校验矩阵围长至少为6,只需要简单的移位寄存器就可以实现编码,并且具有良好的纠错性能.仿真结果表明,在误码率(BitError Rate,BER)为10-6时,所构造的码率为0.5的P-DY-QC-LDPC(4000,2000)码和码率为0.75的P-DY-QC-LDPC(4000,3000)码与同码率近似码长的其他码型相比较,其净编码增益均有一定提高.     

Efficient encoding of quasi-cyclic low-density parity-check codes

Quasi-cyclic (QC) low-density parity-check (LDPC) codes form an important subclass of LDPC codes. These codes have encoding advantage over other types of LDPC codes. This paper addresses the issue of efficient encoding of QC-LDPC codes. Two methods are presented to find the generator matrices of QC-LDPC codes in systematic-circulant (SC) form from their parity-check matrices, given in circulant form. Based on the SC form of the generator matrix of a QC-LDPC code, various types of encoding circuits using simple shift registers are devised. It is shown that the encoding complexity of a QC-LDPC code is linearly proportional to the number of parity bits of the code for serial encoding, and to the length of the code for high-speed parallel encoding.     

基于FPGA的LDPC编码设计

针对低密度奇偶校验码（简称LDPC码）的直接编码运算量较大、复杂度高,根据Richardson和Urbanke（RU）建议的编码方案,介绍一种适于在FPGA上实现,利用有效校验矩阵来降低编码复杂度的LDPC编码方案,给出了编码器设计实现的原理和编码器的结构和基本组成。在QuartusⅡ7．2软件平台上采用基于FPGA的VHDL语言实现了有效的编码过程。结果表明：此方案在保证高效可靠传输的同时降低了实现的复杂度。这种编码方案可灵活应用于不同的校验矩阵日,码长和码率的系统中。     

利用域间映射的多元QC-LDPC码构造

通过定义有限域间的映射关系,提出了一种低复杂度的多元准循环奇偶校验码( QC-LDPC )的构造方法。利用这种方法可将较高阶数有限域的校验矩阵映射到指定的较低有限域上,且能保持原矩阵的结构性与稀疏特性。所构造的多元LDPC码不仅具有较低的译码复杂度且具有准循环特性,在硬件上也易于用移位寄存器实现。在高斯白噪声( AWGN)信道下的仿真结果表明,所构造的多元QC-LDPC码具有良好的编译码性能。当误码率为10-6时,码率为0.765的QC-LDPC码在目标域GF(8)上能获得0.2 dB的性能增益。     

一种π-旋转LDPC码的Min-Sum译码算法

π-旋转LDPC码结构规则,存储量少,易于硬件实现。给出一种新的π-旋转LDPC码编码、解码方法。根据校验矩阵的半规则化结构,给出校验矩阵行索引和列索引矩阵的构造方法。基于这种索引矩阵,给出一种运算量较少的编码、Min-Sum译码算法。这种编译码方法甚至不需要构造真正的H矩阵。     

Design of Quasi‐Cyclic Low‐Density Parity Check Codes with Large Girth

In this paper we propose a graph‐theoretic method based on linear congruence for constructing low‐density parity check (LDPC) codes. In this method, we design a connection graph with three kinds of special paths to ensure that the Tanner graph of the parity check matrix mapped from the connection graph is without short cycles. The new construction method results in a class of (3, ρ)‐regular quasi‐cyclic LDPC codes with a girth of 12. Based on the structure of the parity check matrix, the lower bound on the minimum distance of the codes is found. The simulation studies of several proposed LDPC codes demonstrate powerful bit‐error‐rate performance with iterative decoding in additive white Gaussian noise channels.     

800Mbps准循环LDPC码译码器的FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐量译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点,将其转化为块准循环结构,从而能够并行化处理译码算法的行与列操作。使用这个架构,我们在Xilinx Virtex-5 LX330 FPGA上实现了(8176,7154)有限几何LDPC码的译码器,在15次迭代的条件下其译码吞吐量达到800Mbps。      

GB20600标准的LDPC码的改进

尽管LDPC码已经被GB20600标准采纳作为信道编码,与其它LDPC码相比,在同样码长和码率的情况下,GB20600 LDPC码误码率性能并非最佳;GB20600标准的LDPC码的码长达7493,存在编码复杂性问题,但是GB20600 LDPC码未采用基于校验矩阵的快速算法,这给GB20600 LDPC编解码器的硬件实现带来较大的困难。本文在现有GB20600 LDPC码的设计框架下,对GB20600中LDPC码的校验矩阵进行了修改,在此基础上提出一种有效的LDPC码的快速迭代算法,使编解码器的硬件易于实现。改进后的LDPC码的编码算法具有较低的实现复杂度。仿真结果表明,改进后的LDPC码的误包率性能优于现GB20600中LDPC码的误包率性能。