晶振电路的原理及匹配方法

本文介绍了单片机系统晶振电路的原理、晶振电路参数的计算和晶振电路的匹配方法,总结了晶振电路的参数调整经验。     

基于FPGA的GPS时钟驯服电路设计与实现

为满足系统对高精度时钟的要求,根据晶振时钟无随机误差和全球定位系统(GPS)时钟无累计误差的特点,提出了一种利用GPS秒时钟驯服晶振时钟来实现高精度时钟的方案。该方案根据数字锁相环倍频原理,通过测量GPS秒时钟和本地生成秒时钟的相位误差来调整电路分频比,实时消除晶振时钟的累计误差,从而实现高精度的系统时钟。经实际验证,该方法在使用16.369 M温补晶振时,在GPS信号有效情况下输出时钟误差小于0.1 ppm,GPS信号失效后1小时后误差小于0.3 ppm。     

碟机检修实例

例一:高仕达FL-R300V型. 故障现象:播放VCD碟片时,声音正常,但是没有图像. 分析检修:因为该机能正常播放CD碟片,因此可以肯定故障出在VCD解码电路,而播放VCD碟片时声音也正常,说明解码前置电路也是正常的,重点应检查图像处理以及N/P制式转换部分.在检修中发现,当用起子对晶振X603及附近元件进行敲动时,图像出现,经检测证实为X603晶振失效所致,更换同规格(14.318MHz)晶振后机器工作恢复正常.     

红外遥控发/收数据通信系统的EDA实现

分析了红外线遥控系统的数据编码和传输机制;设计了基于红外线的数据发送和接收系统;用VerilogHDL语言设计了信号编/解码核心电路,外围电路包括红外发/收器件、晶振、显示电路等;在ModelSim6.2仿真工具中进行了仿真测试;用Xilinx ISE9.1软件进行了综合、适配和FPGA器件下载测试,并用Agilent 16823A逻辑分析仪进行了数据采集显示验证,结果表明该电路实现了数据发送和接收功能,符合红外遥控数据传输协议.     

《石英稳频技术》

<正> 本书由从事石英稳频工作二十余年的高级工程师、工程师们,收集了国内外的有关资料,并结合全国三次高稳晶振比对测试的实践经验,集体编写而成。本书具有取材新颖、讨论深入、知认面广的特点。在绪论中,介绍了石英稳频的重要应用,发展简史,说明了晶体振荡器的水平及研制动向;第二章,专门讨论了石英谐振器的有关问题;第三、四、五章,详细论述了晶体振荡电路机理、基本设计理论、控温电路的原理和电路以及晶振的工作特性。第六章至第十章,分别讨论了温补晶振、压控晶振、非常规晶振(如特高频高稳定晶振、低噪声晶振等)、晶体振荡器的计算机设计和晶振用     

长虹CK53A彩电无彩色故障检修

一台长虹CK53A彩电，黑白图像正常，无彩色，经他人维修未果。该机为松下M11机心，根据经验，无彩色多为色度信号处理电路IC601(AN5622)的12脚与晶振串联的可调电容C618容量改变或晶振X601失效，造成无4．43MHz副载波或频率相位不正确，引起无彩色，见附图。可是该机经过调整和更换C618可变电容、更换晶振X601均无效。     

有线广播“三遥一信”系统(四)

9.晶振与定时电路县站和公社放大站的晶振与定时电路是相同的。晶体振荡器电路如图55所示。BG_2的输出通过100 kHz晶体反馈到BG_1的输入端,晶体相当于串联谐振电路,阻抗很小,故构成强烈的正反馈,振荡输出接近方波。BG_3是射极跟随器,用以减轻了负载对晶振的影响。     

基于比时法的晶振频率测量建模与分析

受器件老化、随机噪声等因素影响,晶振频率变化较复杂。以GPS秒脉冲作为测量标准,构建了晶振频率随时间变化的测量系统,通过对测量数据进行一元回归统计处理,分离出了晶振实际频率与其标称频率的相对偏差及晶振的各种随机误差,并分析了这两种误差对晶振准确度及稳定度的影响。该方法可为频率源误差测量分析提供借鉴作用。     

压电器件的计算机模拟

本文从石英晶体、陶瓷陷波器、陶瓷滤波器的物理机理出发,在计算机中,建立了用SPICE程序描述这些器件的模型。代入实际提取的模型参数并与彩色电视接收机电路一起进行的计算机模拟表明,晶振锁相环的起振过程、稳定振荡状态和锁相过程以及陷波及滤波特性与实测情况符合。     

一种超小型抗振恒温晶振的研制

晶体振荡器是振动敏感器件,通常在振动条件下晶振的相位噪声会恶化。该文分析了抗振恒温晶振(OCXO)的设计方法及影响因素,阐述了振动对晶振相位噪声的影响,并采用微型减振器及低加速度灵敏度晶体谐振器设计了100 MHz超小型抗振恒温晶振。该文研制的100 MHz超小型抗振恒温晶振体积仅为25.4 mm×25.4 mm×15 mm,振动条件下相噪指标最优达到-147 dBc/Hz@1 kHz,达到了预期的研制目标。     

低温晶体失效故障分析

在计算机的实验中,晶体在温度试验条件下,性能不稳定,导致计算机无法正常工作。通过对晶体的失效分析,确定了晶体失效的原因。结果表明：由于晶体谐振器内部晶片的形成结构异常造成晶体谐振器与振荡电路不能相互匹配,因而在低温条件下表现出来,这种晶体谐振器内部晶片结构异常是导致计算机无法正常工作的原因。通过对晶体谐振器进行温度频差测试,发现晶体谐振器早期失效问题,可解决这一问题,验证试验表明这一措施有效、可行。     

基于CMOS反相器石英晶体振荡电路的PSPICE仿真

石英晶体振荡器是很常用的电子器件,在电路设计和教学工作中经常需要对石英晶体振荡电路进行仿真分析。通过实例介绍使用PSpice仿真软件对石英晶体振荡电路进行模拟仿真的方法。针对石英晶体振荡器的等效电路,分析了石英晶体的串联和并联谐振频率。讨论了石英晶振的仿真模型,并在仿真器中观察其起振波形和稳幅波形,测试其振荡频率。通过对元件的参数扫描,分析不同参数对振荡器的影响。     

振荡器谐振回路的参数选择

针对振荡器谐振回路参数的选择较多地依赖于经验的问题,提出了从振荡器的等效电路出发,得到了描述振荡器的非线性微分方程,通过引入随机项来描述振荡器的内部电噪声,由此建立了用于分析振荡器行为的非线性随机微分方程。并针对遗传算法对振荡器谐振回路参数的优选结果,采用10MHz的Pierce晶体振荡器,得出了实证依据。当C1和C2比较接近时,Pierce振荡电路中的相位噪声可得到更好的抑止。     

基于皮尔斯振荡器的8MHz晶振电路设计

分析了石英晶体的等效模型和性能参数,设计了一款基于皮尔斯振荡器的8 MHz晶振电路,主要包括皮尔斯电路、使能控制及隔离电路、偏置电路和整形及电平移位电路。针对数字电路时钟为方波且数字电压域与模拟电压域不同的问题,设计了一个整形及电平移位电路,将晶体振荡器输出的正弦波整形成方波,且电路实现了双电压域工作。基于华宏0.11μm 4P5M CMOS工艺,使用Cadence Spectre对设计的电路进行仿真。结果显示,当电源电压为3.3 V时,该晶振电路的输出频率为8 MHz,起振时间为0.35 ms,输出波形的占空比为49.89%,工作电流为350μA。     

基于orCAD／PSpice的晶体振荡电路设计仿真

通过对电容三点式振荡电路和石英晶体振荡器等效电路的计算分析,设计并改进了石英晶体振荡器电路。在OrCAD／PSpice环境中完成了电路的时域和频域仿真分析,对影响振荡电路起振特性的因素进行了探讨,进一步验证了PSpice电路仿真设计的合理性和可靠性。给出了发生电路的振荡、稳幅波形,测量了振荡周期和振荡频率,并与理论值做出比较。结果表明,设计的振荡电路波形好,振荡频率稳定,易于实现,可广泛应用于工程设计领域。     

用于实时时钟的32.768kHz晶振电路分析与设计

提出了一种采用晶振和比较器的结构实现实时时钟RTC的32.768kHz集成晶体振荡电路的方法.设计基于UMC 0.18um工艺参数,并使用Hspice对所设计的电路进行仿真,通过分析其各项性能指标,验证了电路具有起振时间短,波形稳定,功耗低,所占芯片面积小的特点.     

Fast start crystal oscillator design with negative resistance control

Clock is an essential part of most of the integrated circuits as time base reference. It must be very accurate, highly reliable and readily available as soon as it is enabled. In all types of oscillator architectures, crystal oscillator is the most accurate and stable clock generator. But usually the crystal oscillator circuit suffers from slow startup. Therefore, it is essential to improve the startup time with optimally controlled crystal drive such that crystal drive power rating is not compromised. We propose a method that discusses about increasing the negative resistance during startup, using a startup circuit for fast start. Once the reliable startup is achieved, the negative resistance is decreased and the startup circuit is disconnected. The reduction in negative resistance is done with current steps and there are two ways in which it is achieved, the Digital control method and Analog control method. In digital control method, the current steps are timed at regular intervals and in analog control method, oscillator output amplitude is given as feedback to the startup circuit there by reducing the negative resistance. In the 32768 Hz real time clock generating oscillator, the startup time can be improved from 330 ms to 220 ms using the conventional startup method. With the proposed digital control method, lesser startup time of 160 ms is achieved and in analog control method it is further reduced to 120 ms.     

新型VCOCXO设计

叙述了一种新型的压控恒温晶体振荡器(VCOCXO)的设计方案。在恒温晶体振荡器(OCXO)研究的基础上,通过对芯片的挑选,电路的设计和改进后,研制成温度稳定度小于±5×10-8,频率稳定度达1-0 8数量级,电源电压为 12 V,外形尺寸为35.8 mm×25.7 mm×15 mm的小型高稳晶体振荡器。高度的集成度使电路简化,降低了功耗,提高了器件的可靠性。     

Modified Pierce oscillator circuit

An oscillator circuit is introduced which can be derived from the conventional Pierce circuit by substituting the quartz crystal by a resonant LC circuit.     

晶体振荡器频率漂移失效分析

通过对某型晶体振荡器失效模式进行分析,结合密封性检查、扫描电子显微镜检查和能谱分析等失效分析试验结果,对该晶体振荡器频率漂移的失效机理进行研究。发现器件密封性不良是导致器件失效的根本原因,并对器件密封性工艺的优化提出建议。